特許
J-GLOBAL ID：200903058709036320
誤り訂正回路を備えた安全なEEPROMメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
有我 軍一郎
公報種別：公表公報
出願番号（国際出願番号）：特願2002-511170
公開番号（公開出願番号）：特表2004-503891
出願日： 2001年05月28日
公開日（公表日）： 2004年02月05日
要約：
本発明は、少なくとも1つの消去不可能な安全領域(OTP)を有した電気的に消去可能でプログラム可能なメモリ(MEM3)に関する。本発明によると、メモリは、メモリに冗長ビットを記録し、メモリで読み出された冗長ビットが等価でない場合には、誤り信号(ERR)を送出するおよび/または多数決値ビットを送出する、安全領域の読み出し誤りを検出および/または訂正する手段(ECCT1、ACC、MUX1、MUX2)を備えている。【選択図】図3
請求項（抜粋）：
少なくとも1つのプログラム可能で消去不可能な安全領域(OTP)と、1つの消去可能でプログラム可能な安全でない領域と、を有した 電気的に消去可能でプログラム可能なメモリ(MEM3)において、冗長ビット(b11’-b0’)を前記安全領域に記録する手段(DM)と、前記安全領域で読み出された冗長ビット(b8、b4、b0)を受信し、冗長ビットが等価でない場合には誤り信号(e0)および/または多数決値ビット(b0)を送出する手段(CT)と、を有した前記安全領域(OTP)に専用の第1誤り検出および/または訂正回路(ECCT1)を備えたことを特徴とする電気的に消去可能でプログラム可能なメモリ。
IPC (3件)：
G11C29/00
, G11C16/02
, G11C16/06
G11C29/00 631Z
, G11C17/00 601P
, G11C17/00 639C
5B025AD01
, 5B025AD05
, 5B025AD08
, 5B025AD13
, 5B025AD14
, 5B025AE08
, 5B025AE10
, 5L106AA10
, 5L106BB12
, 5L106BB14
, 5L106GG05
