特許
J-GLOBAL ID：200903059100375184

半導体装置およびその製造方法

発明者：
清水 尚博

清水 尚博 について

, 
木村 雅和

木村 雅和 について


出願人/特許権者：
日本碍子株式会社

日本碍子株式会社 について

, 
国立大学法人静岡大学

国立大学法人静岡大学 について


代理人 (7件)： 中村 友之 ,  三好 秀和 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄 ,  鈴木 壯兵衞 ,  高久 浩一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-087071
公開番号（公開出願番号）：特開2006-269824
出願日： 2005年03月24日
公開日（公表日）： 2006年10月05日
要約：
【課題】高温リーク電流が少なく、低オン抵抗、高速動作が可能なバンドギャップアシスト構造のショットキーダイオードとしての半導体装置およびその製造方法を提供する。【解決手段】基板領域1と、基板領域1上に形成された第1エピタキシャル成長層3と、第1エピタキシャル成長層3上に形成され, 第1エピタキシャル成長層3よりも広いバンドギャップエネルギーを備えることによって,第1エピタキシャル成長層3とヘテロ接合を形成する第2エピタキシャル成長層2と、第1エピタキシャル成長層3が形成される基板領域1表面と反対側の表面上に形成されるカソード電極5と、第2エピタキシャル成長層2上に形成されるアノード電極4とを備える。【選択図】図1
請求項（抜粋）：
基板領域と、 前記基板領域上に形成された第1エピタキシャル成長層と、 前記第1エピタキシャル成長層上に形成され, 前記第1エピタキシャル成長層よりも広いバンドギャップエネルギーを備えることによって,前記第1エピタキシャル成長層とヘテロ接合を形成する第2エピタキシャル成長層と、 前記第1エピタキシャル成長層が形成される前記基板領域表面と反対側の表面上に形成されるカソード電極と、 前記第2エピタキシャル成長層上に形成されるアノード電極 とを備え、前記第2エピタキシャル成長層は前記基板領域の導電型とは反対導電型を有する不純物がエピタキシャル成長中、あるいは成長後導入されたことを特徴とする半導体装置。
IPC (2件)：
H01L 29/872 ,  H01L 29/47
FI (4件)：
H01L29/48 F ,  H01L29/48 P ,  H01L29/48 M ,  H01L29/48 D
Fターム (12件)：
4M104AA07 ,  4M104BB02 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB09 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104FF31 ,  4M104FF34 ,  4M104GG03
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (1件)
  • 静電誘導ダイオード
    公報種別：公開公報   出願番号：特願2003-202083   出願人：財団法人半導体研究振興会

前のページに戻る

TOP

BOTTOM