特許
J-GLOBAL ID：200903059226327711

記憶システム及び記憶制御装置

発明者：
奥元 勝博

奥元 勝博 について

, 
中川 義仁

中川 義仁 について

, 
本間 久雄

本間 久雄 について

, 
田村 圭史

田村 圭史 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 特許業務法人ウィルフォート国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-312358
公開番号（公開出願番号）：特開2006-127028
出願日： 2004年10月27日
公開日（公表日）： 2006年05月18日
要約：
【課題】 外部の記憶資源を内部の記憶資源として仮想化することにより、記憶資源を有効利用し、仮想化された内部ボリュームと実内部ボリュームとの記憶内容を同期可能とする。【解決手段】 第1ストレージ装置1は、内部ボリューム6及び仮想内部ボリューム7を備える。仮想内部ボリューム6の実体は、第2ストレージ装置2の有する外部ボリューム9である。外部ボリューム9を第1ストレージ装置1の記憶階層にマッピングすることにより、外部ボリューム9は第1ストレージ装置1内のボリュームとして取り扱うことができる。そして、内部ボリューム6と仮想内部ボリューム7とでコピーペアを形成し、両ボリュームの内容を同期させることができる。【選択図】 図1
請求項（抜粋）：
第1記憶制御装置と第2記憶制御装置とを通信可能に接続して構成され、上位装置からのリクエストに応じたデータ処理を行う記憶システムであって、 前記第1記憶制御装置は、 第1実ボリュームと、 前記第1実ボリュームとコピーペアを形成可能な第1仮想ボリュームと、 前記第1実ボリューム及び前記第1仮想ボリュームと前記上位装置及び前記第2記憶制御装置とのデータ通信をそれぞれ制御する第1制御部と、 前記第1実ボリュームの記憶内容と前記第1仮想ボリュームの記憶内容とを同期させる同期部と、を備え、 前記第2記憶制御装置は、 前記第1仮想ボリュームに対応付けられる第2実ボリュームと、 前記第2実ボリュームと前記上位装置及び前記第1記憶制御装置とのデータ通信をそれぞれ制御する第2制御部とを備える記憶システム。
IPC (3件)：
G06F 3/06 ,  G06F 12/00 ,  G06F 13/10
FI (4件)：
G06F3/06 304F ,  G06F3/06 301Z ,  G06F12/00 531D ,  G06F13/10 340A
Fターム (6件)：
5B014EB04 ,  5B065EA33 ,  5B082DE05 ,  5B082FA07 ,  5B082GA04 ,  5B082HA03
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM