特許
J-GLOBAL ID：200903059784848981

半導体装置

発明者：
小池 英敏

小池 英敏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-340588
公開番号（公開出願番号）：特開2005-109145
出願日： 2003年09月30日
公開日（公表日）： 2005年04月21日
要約：
【課題】ウェーハをダイシングした時にチップのコーナー部から層間絶縁膜が剥がれるのを抑制できる半導体装置を提供することを目的としている。【解決手段】最上層のメタル配線層で形成されるアライメントマーク54を、チップ51のコーナー部51Aのダイシングライン52に沿って配置することを特徴としている。このアライメントマークは、下層のメタル配線層75,71,67,63で形成されたプラグを介してシリコン基板56に接続される。これによって、チップのコーナー部を物理的に補強でき、低誘電率の層間絶縁膜62,65,69,73と薄いSiCN膜のようなバリア膜64,68,72,76との間で起こりやすい、ダイシング時のチップのコーナー部からの剥がれを抑制できる。【選択図】 図1
請求項（抜粋）：
半導体チップと、 前記半導体チップ上に形成された、低誘電率の絶縁層と配線層とが積層された多層配線における最上層の配線層の一部により形成され、前記半導体チップの各コーナー部にそれぞれ接して配置されるアライメントマークと、 前記アライメントマークの下層に位置する前記低誘電率の絶縁層に形成されたコンタクトホールに埋め込み形成され、前記アライメントマークにコンタクトされるプラグと を具備することを特徴とする半導体装置。
IPC (1件)：
H01L21/3205
FI (1件)：
H01L21/88 S
Fターム (15件)：
5F033HH11 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033MM01 ,  5F033MM02 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR14 ,  5F033RR15 ,  5F033UU05 ,  5F033VV11 ,  5F033XX00 ,  5F033XX12
引用特許：
出願人引用 (1件)
  • 米国特許第6,392,300号
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM