特許
J-GLOBAL ID:200903059887463646

不揮発性半導体記憶素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 田治米 登 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-012442
公開番号(公開出願番号):特開2002-217318
出願日: 2001年01月19日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 不揮発性記憶素子において、フローティングゲートと制御ゲート電極とのカップリング比を大きくし、書き込み電圧を低減させ、素子の微細化を図る。【解決手段】 半導体層(Si基板1)と制御ゲート電極CGとの間の絶縁膜(トンネル酸化膜4、ONO膜構造9)中にフローティングゲート電極FGを有し、フローティングゲート電極FGに電荷が蓄積することによりトランジスタの閾値電圧が変化し、データを保持する不揮発性記憶素子(所謂、フローティングゲート型フラッシュメモリー300)において、フローティングゲート電極FGを、制御ゲート電極CGの底面及び側面の略全面と絶縁膜(ONO膜構造9)を介して対向させる。
請求項(抜粋):
半導体基板と制御ゲート電極との間の絶縁膜中にフローティングゲート電極を有し、フローティングゲート電極に電荷が蓄積することによりトランジスタの閾値電圧が変化し、データを保持する不揮発性記憶素子であって、フローティングゲート電極が、制御ゲート電極の底面及び側面の双方と絶縁膜を介して対向していることを特徴とする不揮発性半導体記憶素子。
IPC (4件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
Fターム (40件):
5F001AA21 ,  5F001AA25 ,  5F001AA30 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AD17 ,  5F001AD60 ,  5F001AD62 ,  5F001AG07 ,  5F001AG21 ,  5F083EP03 ,  5F083EP13 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083EP57 ,  5F083EP63 ,  5F083EP68 ,  5F083ER22 ,  5F083GA22 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083PR21 ,  5F083PR29 ,  5F083PR38 ,  5F083ZA28 ,  5F101BA03 ,  5F101BA07 ,  5F101BA12 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD07 ,  5F101BD35 ,  5F101BD37 ,  5F101BH02 ,  5F101BH19
引用特許:
審査官引用 (5件)
全件表示
引用文献:
前のページに戻る