特許
J-GLOBAL ID：200903060291822868

電界効果半導体装置の製造方法

発明者：
鹿内 洋志

鹿内 洋志 について

, 
佐藤 憲

佐藤 憲 について


出願人/特許権者：
サンケン電気株式会社

サンケン電気株式会社 について


代理人 (1件)： 高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願2007-268336
公開番号（公開出願番号）：特開2009-099691
出願日： 2007年10月15日
公開日（公表日）： 2009年05月07日
要約：
【課題】リセスを有するHEMTの特性のバラツキを低減することが困難であった。【解決手段】HEMTを製造するために、電子走行層3の上に比較的薄い第1の電子供給層4を形成する。次に、第1の電子供給層4の上に選択的に半導体成長阻止マスク層6を形成する。第1の電子供給層4の半導体成長阻止マスク層6で覆われていない部分の上に半導体を選択成長させることによって第2の電子供給層7を形成する。第2の電子供給層7の上にソース電極10及びドレイン電極11を形成し、第2の電子供給層7の凹部9の中の半導体成長阻止マスク層6の上にゲート電極12を形成する。【選択図】図1
請求項（抜粋）：
基板の上に第1の半導体材料を結晶成長させることによって第1の半導体層を形成する工程と、 前記第1の半導体層とのヘテロ接合に基づいて前記第1の半導体層に2次元キャリアガス層を生じさせる性質を有している第2の半導体材料を前記第1の半導体層の上に結晶成長させることによって第2の半導体層を形成する工程と、 前記第2の半導体層の第1の部分と第2の部分との間に位置する第3の部分上に半導体成長阻止マスク層を形成する工程と、 前記第2の半導体層の前記半導体成長阻止マスク層で覆われていない前記第1及び第2の部分上に前記第2の半導体材料と同一又は前記第1の半導体層に2次元キャリアガス層を生じさせる性質を有している別の半導体材料を結晶成長させることによって第3の半導体層を形成する工程と、 前記第1の半導体層と前記第2の半導体層の前記第1の部分との間のヘテロ接合面に沿って生じている2次元キャリアガス層に電気的に接続されたソース電極、前記第1の半導体層と前記第2の半導体層の前記第2の部分との間のヘテロ接合面に沿って生じている2次元キャリアガス層に電気的に接続されたドレイン電極、及び前記半導体成長阻止マスク層の上に配置されたゲート電極を形成する工程と を備えていることを特徴とするヘテロ接合型電界効果半導体装置の製造方法。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (19件)：
5F102FA00 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS01 ,  5F102GT02 ,  5F102GT03 ,  5F102HC01 ,  5F102HC02 ,  5F102HC03 ,  5F102HC15
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM