特許
J-GLOBAL ID：200903060588413665

絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置

発明者：
大橋 拓夫

大橋 拓夫 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2004-324941
公開番号（公開出願番号）：特開2006-135229
出願日： 2004年11月09日
公開日（公表日）： 2006年05月25日
要約：
【課題】絶縁膜の成膜方法において、シリコン原子を堆積させる第1ステップと、シリコン原子を窒化する第2ステップとを有するALD法を用い、フラットバンド電圧及び界面準位の小さい好適な特性を有する薄い絶縁膜の成膜方法を提供する。【解決手段】第1及び第2ステップでの成膜温度と圧力を同一とし、成膜温度を510°C以下の低温とし、圧力を70Pa以下、RFパワーを0.1KW以上とすることでフラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜が得られる。これらの好適な絶縁膜を備えた半導体装置が得られる。【選択図】 図3
請求項（抜粋）：
シリコン原子を堆積する第1ステップと、該シリコン原子を窒化する第2ステップとを有する絶縁膜の成膜方法であって、前記第1ステップと第2ステップにおける成膜温度と成膜圧力を同じくし、フラットバンド電圧及び界面準位の小さな窒化膜を成膜することを特徴とする絶縁膜の成膜方法。
IPC (9件)：
H01L 21/318 ,  C23C 16/44 ,  H01L 21/283 ,  H01L 29/417 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 29/78 ,  H01L 21/824 ,  H01L 27/108
FI (7件)：
H01L21/318 B ,  C23C16/44 A ,  H01L21/283 B ,  H01L29/50 M ,  H01L21/88 M ,  H01L29/78 301G ,  H01L27/10 681B
Fターム (70件)：
4K030AA06 ,  4K030AA13 ,  4K030BA29 ,  4K030BA40 ,  4K030BB13 ,  4K030JA09 ,  4K030JA10 ,  4K030LA02 ,  4M104AA01 ,  4M104BB14 ,  4M104CC01 ,  4M104EE03 ,  4M104EE17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG16 ,  5F033HH19 ,  5F033HH34 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK03 ,  5F033MM05 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR06 ,  5F033SS02 ,  5F033SS11 ,  5F033TT08 ,  5F033VV00 ,  5F033VV16 ,  5F033XX18 ,  5F033XX20 ,  5F058BA20 ,  5F058BC08 ,  5F058BF01 ,  5F058BF24 ,  5F058BF74 ,  5F058BJ01 ,  5F058BJ02 ,  5F083AD10 ,  5F083GA11 ,  5F083GA21 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA05 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083PR10 ,  5F083PR15 ,  5F083PR21 ,  5F083PR39 ,  5F083PR40 ,  5F140AA00 ,  5F140AA05 ,  5F140BA01 ,  5F140BD01 ,  5F140BD07 ,  5F140BD10 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BG08 ,  5F140BH15
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM