特許

J-GLOBAL ID：200903060658767770

半導体記憶装置及びその製造方法

発明者： 小川 久 ,  森 義弘 ,  皷谷 昭彦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-000409
公開番号（公開出願番号）：特開2002-203951
出願日： 2001年01月05日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】 上部電極を露出させることによる容量絶縁膜の特性の劣化を回避するための半導体記憶装置及びその製造方法を提供する。【解決手段】 半導体記憶装置であるDRAMのメモリセルにおいて、第1層間絶縁膜18の上には、ビット線プラグ20bに接続されるビット線21aと、局所配線21bとが設けられている。そして、ハードマスク37,上部バリアメタル36,Pt膜35及びBST膜34の側面に亘って、TiAlNからなる導体サイドウォール40が設けられている。上部電極35aを構成するPt膜35の上にコンタクトが設けられておらず、導体サイドウォール40,ダミー下部電極33b,ダミーセルプラグ30及び局所配線21bによって上部電極35aが上層配線(Cu配線42)に接続されている。Pt膜35が還元性雰囲気にさらされないので、容量絶縁膜34aの特性劣化を防止することができる。

請求項（抜粋）：

半導体基板上の絶縁層の上に設けられ、下部電極,上部電極及び下部電極と上部電極との間に介在する容量絶縁膜から構成される記憶容量部と、上記記憶容量部の上部電極,容量絶縁膜にそれぞれ連続して設けられた容量絶縁膜延長部及び上部電極延長部と、上記上部電極延長部及び上記容量絶縁膜延長部の下方に位置する部分を含むように設けられたダミー導体部材と、上記上部電極延長部及び容量絶縁膜延長部の側面に亘って設けられ、上記ダミー導体部材に接続される導体サイドウォールと、上記ダミー導体部材に電気的に接続される上層配線とを備えている半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 461

FI (4件)：

H01L 27/10 461 ,  H01L 27/10 621 B ,  H01L 27/10 621 C ,  H01L 27/10 651

Fターム (17件)：

5F083AD24 ,  5F083AD48 ,  5F083AD56 ,  5F083GA21 ,  5F083JA14 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083NA08 ,  5F083PR39 ,  5F083PR40

引用特許：

出願人引用 (6件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-191120   出願人：株式会社東芝
• DRAMの製造方法
  公報種別：公開公報   出願番号：特願平9-063178   出願人：ソニー株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-024268   出願人：三菱電機株式会社
• 半導体装置の製法
  公報種別：公開公報   出願番号：特願平4-128911   出願人：ローム株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-138456   出願人：松下電子工業株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-054950   出願人：富士通株式会社

審査官引用 (1件)

• 額縁付きハガキ体
  公報種別：公開公報   出願番号：特願平5-319250   出願人：向笠和泉