特許
J-GLOBAL ID:200903061431956432
低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (6件):
八田 幹雄
, 野上 敦
, 奈良 泰男
, 齋藤 悦子
, 宇谷 勝幸
, 藤井 敏史
公報種別:公開公報
出願番号(国際出願番号):特願2003-278185
公開番号(公開出願番号):特開2004-104098
出願日: 2003年07月23日
公開日(公表日): 2004年04月02日
要約:
【課題】 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法を提供する。【解決手段】 半導体基板100上に高温で低圧化学気相蒸着によって形成された第1窒化膜106を形成し、その上部に低温で原子層蒸着によって形成された第2窒化膜を材質とするエッチング阻止層120を形成した後、前記第1窒化膜及び第2窒化膜のエッチング選択比を利用して第2窒化膜を湿式エッチングで除去することによって、第2窒化膜を材質とするエッチング阻止層の下部Bの半導体基板でエッチング損傷が発生する問題を解決する。【選択図】 図6
請求項(抜粋):
パッド酸化膜が形成されている半導体基板と、
前記半導体基板上に形成され、最上層及びゲートスペーサが低圧化学気相蒸着による第1窒化膜であるゲートパターンと、
前記半導体基板及び前記ゲートパターン上をブランケット方式で覆い、低温で原子層蒸着によって形成された第2窒化膜を材質とするエッチング阻止層と、
前記エッチング阻止層上に形成された層間絶縁膜と、を備えることを特徴とする低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子。
IPC (8件):
H01L21/768
, H01L21/28
, H01L21/3065
, H01L21/318
, H01L21/8234
, H01L21/8242
, H01L27/088
, H01L27/108
FI (7件):
H01L21/90 C
, H01L21/28 L
, H01L21/318 B
, H01L27/10 671Z
, H01L27/08 102D
, H01L21/302 105A
, H01L21/302 301N
Fターム (73件):
4M104BB01
, 4M104CC01
, 4M104DD11
, 4M104DD16
, 4M104DD17
, 4M104EE05
, 4M104EE09
, 4M104EE17
, 4M104FF14
, 4M104GG09
, 4M104GG16
, 4M104HH15
, 4M104HH20
, 5F004AA02
, 5F004DB03
, 5F004DB06
, 5F004EA23
, 5F004EB01
, 5F004FA08
, 5F033HH04
, 5F033HH25
, 5F033KK01
, 5F033MM07
, 5F033MM15
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ19
, 5F033QQ20
, 5F033QQ25
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033RR06
, 5F033RR15
, 5F033SS01
, 5F033SS02
, 5F033SS11
, 5F033SS13
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033WW02
, 5F033WW03
, 5F033XX00
, 5F033XX09
, 5F048AA07
, 5F048AB01
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BF16
, 5F048DA19
, 5F048DA27
, 5F058BA20
, 5F058BC08
, 5F058BF02
, 5F058BJ02
, 5F083AD00
, 5F083GA29
, 5F083JA56
, 5F083MA03
, 5F083MA17
, 5F083MA20
, 5F083PR03
, 5F083PR05
, 5F083PR06
, 5F083PR07
, 5F083PR21
, 5F083PR40
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る