特許

J-GLOBAL ID：200903061790629331

不揮発性メモリデバイスのためのデュアルスペーサプロセス

発明者： シールズ,ジェフリー・エイ ,  パム,トゥアン・ディ ,  ラムスベイ,マーク・ティ ,  スン,ユゥ ,  フイ,アンジェラ・ティ ,  チャン,マリア・チョウ
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公表公報
出願番号（国際出願番号）：特願2001-569884
公開番号（公開出願番号）：特表2004-507072
出願日： 2001年03月12日
公開日（公表日）： 2004年03月04日
要約：

不揮発性メモリデバイス(1)のための2段階のスペーサ製造プロセスにおいて、薄い酸化物層(12)がウェハ基板(3)上に堆積され、不揮発性メモリデバイス(1)のコア部(24)にギャップを残す。このギャップを通じて、注入および/または酸化物-窒化物-酸化物除去を達成できる。注入後、第2のスペーサ(13)が堆積される。第2のスペーサ堆積後、周辺部のスペーサのエッチングが行なわれる。上記の方法によりスペーサが形成される。

請求項（抜粋）：

スペーサを形成するための方法であって、 コア区域および周辺区域のポリシリコンライン上にわたって酸化物層を堆積するステップと、 前記コア区域および周辺区域で第1のスペーサを実行するステップと、 前記コア区域においてポリシリコンライン間に位置する区域に注入を行なうステップと、 前記コア区域および周辺区域の上にわたり第2の酸化物層を与えるステップと、 前記周辺区域上にわたり第2のスペーサのエッチングを実行するステップとを含み、前記コア区域と周辺区域との異なる外観が生じる、方法。

IPC (9件)：

H01L21/8247 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/49 ,  H01L29/788 ,  H01L29/792

FI (5件)：

H01L27/10 434 ,  H01L27/10 481 ,  H01L29/78 371 ,  H01L29/58 G ,  H01L27/08 102C

Fターム (41件)：

4M104BB01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD91 ,  4M104EE03 ,  4M104EE08 ,  4M104EE09 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104GG09 ,  4M104GG16 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048BB01 ,  5F048BB11 ,  5F048BB12 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083EP18 ,  5F083EP22 ,  5F083EP48 ,  5F083ER21 ,  5F083GA27 ,  5F083JA04 ,  5F083PR09 ,  5F083PR36 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA06 ,  5F083ZA07 ,  5F101BA45 ,  5F101BB02 ,  5F101BD09 ,  5F101BD24 ,  5F101BD27 ,  5F101BE07 ,  5F101BH09 ,  5F101BH21

引用特許：

審査官引用 (6件)

• 半導体メモリ装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-287097   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-140818   出願人：三星電子株式会社
• 半導体装置、不揮発性半導体記憶装置および製造方法
  公報種別：公開公報   出願番号：特願平11-132943   出願人：ソニー株式会社
• 不揮発性半導体記憶装置とその製造方法
  公報種別：公開公報   出願番号：特願平11-046728   出願人：株式会社東芝
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-093005   出願人：三菱電機株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平11-032252   出願人：ソニー株式会社