モノリシック・メモリデバイス

発明者： ,
出願人/特許権者：
代理人 (1件)：坂口博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-291157
公開番号（公開出願番号）：特開2000-138354
出願日： 1999年10月13日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】トレンチ・セル・キャパシタへのアクセスを制御する埋込みストラップ領域の電界効果制御される多数キャリア空乏化を用いるメモリセル構造を提供する。【解決手段】メモリセル構造は、基板内の空乏領域およびトレンチ上部を有するゲート端子1000を有する電界効果スイッチを備えている。空乏領域の範囲は、ゲート端子に加えられた電圧の関数として変化する。さらに、分離カラー400およびキャパシタを有する記憶デバイスを備え、電界効果スイッチがオフ状態であるとき、空乏領域は分離カラーに重なり、電界効果スイッチがオン状態であるとき、空乏領域は分離カラーに重ならない。

請求項（抜粋）：

基板内に形成されたモノリシック・メモリデバイスにおいて、ゲート端子を有する電界効果スイッチング手段を備え、前記ゲート端子は前記基板内に空乏領域を有し、前記空乏領域の範囲は、前記ゲート端子に加えられた電圧の関数として変化し、分離カラーおよびキャパシタを有する記憶手段を備え、前記電界効果スイッチング手段がオフ状態であるとき、前記空乏領域は前記分離カラーに重なり、前記電界効果スイッチング手段がオン状態であるとき、前記空乏領域は前記分離カラーに重ならない、ことを特徴とするモノリシック・メモリデバイス。

IPC (2件)：

H01L 27/108 , H01L 21/8242

引用特許：

審査官引用 (5件)

半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平5-304182 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-245363 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平10-223311 出願人：株式会社東芝

全件表示

前のページに戻る