半導体集積回路装置

発明者： , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-147664
公開番号（公開出願番号）：特開2000-339055
出願日： 1999年05月27日
公開日（公表日）： 2000年12月08日
要約：

【要約】 (修正有)【課題】クロック信号発生回路を、内部回路の動作を停止状態にする時に同時に停止でき、通常動作に復帰する際にはクロック信号発生回路が短時間でクロック信号を出力できる、停止状態にある時の消費電力を削減する。【解決手段】水晶発振子による信号または外部のクロック信号をxtal、extal端子から入力し、モード端子mod8で水晶発振子の信号と外部クロック信号とから一方を選択して発振回路OSC内に入力する。入力クロック信号は分周回路DIV1で所望の値に周波数が分周される。分周されたクロック信号clk12は、位相同期ループ回路PLL1に入力され、セレクタ回路SEL3により選択された回路の出力クロック信号が分周回路DIV2を経てLSI内部へ分配される。位相同期ループ回路PLL1は、クロック信号の安定時間がクロック40周期以上あり、ディレー・ロックド・ループ回路DLL1のクロック信号安定時間は2〜3周期である。

請求項（抜粋）：

少なくとも1つのCMOS回路と、少なくとも2つのクロック信号発生回路を有し、第1のクロック発生回路が基準クロック信号の入力後に位相の同期した出力信号を発生するまでに必要な安定時間が、第2のクロック発生回路が基準クロック信号の入力後に位相の同期した出力信号を発生するまでに必要な安定時間よりも長く、上記CMOS回路は上記第1のクロック信号発生回路の出力クロック信号または上記第2のクロック信号発生回路の出力信号または上記基準クロック信号のいずれかが供給されることを特徴とする半導体集積回路装置。

IPC (5件)：

G06F 1/04 301 , G06F 1/06 , H01L 21/82 , H01L 27/04 , H01L 21/822

FI (4件)：

G06F 1/04 301 B , G06F 1/04 310 A , H01L 21/82 D , H01L 27/04 U

Fターム (21件)：

5B079BA01 , 5B079BA11 , 5B079BA16 , 5B079BB04 , 5B079BC01 , 5B079DD03 , 5B079DD20 , 5F038BG02 , 5F038BG10 , 5F038CD06 , 5F038CD09 , 5F038DF01 , 5F038DF08 , 5F038DF17 , 5F038EZ20 , 5F064BB20 , 5F064BB40 , 5F064CC12 , 5F064DD13 , 5F064EE47 , 5F064EE54

引用特許：

審査官引用 (9件)

クロック信号供給回路
公報種別：公開公報出願番号：特願平5-270245 出願人：株式会社日立製作所
システムクロック切替え回路
公報種別：公開公報出願番号：特願平7-252781 出願人：松下電器産業株式会社
マイクロコンピュータのクロック切換回路
公報種別：公開公報出願番号：特願平8-320370 出願人：三洋電機株式会社

全件表示

前のページに戻る