特許
J-GLOBAL ID：200903059416898529
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-107643
公開番号（公開出願番号）：特開2007-004960
出願日： 2006年04月10日
公開日（公表日）： 2007年01月11日
要約：
【課題】低電源電圧下においても、安定にデータの書込/読出を行なうことのできるスタティック型半導体記憶装置を実現する。【解決手段】メモリセル列毎に、セル電源線(PVL0-PVLn)を配設し、対応の列のビット線(BL0,/BL0-BLn,/BLn)の電圧レベルに従ってセル電源線のインピーダンスまたは電圧レベルを調整する。データ書込時、選択列のビット線電位に従ってセル電源線をフローティング状態として、その電圧レベルを変更し、選択されたメモリセルのラッチ能力を低減して、高速でデータを書込む。【選択図】図1
請求項（抜粋）：
行列状に配列される複数のメモリセル、
メモリセル列各々に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、
前記メモリセル列各々に対応して配置され、各々が対応の列のメモリセルに第1の電源電圧を供給する複数のセル電源線、および
各メモリセル列に対応して配置され、各々が少なくとも、対応の列のビット線の電圧に従って選択的に対応の電源線の前記第1の電源電圧の供給を遮断する複数の書込補助回路を備える、半導体記憶装置。
IPC (4件)：
G11C 11/413
, G11C 11/417
, H01L 21/824
, H01L 27/11
G11C11/34 335A
, G11C11/34 305
, H01L27/10 381
5B015HH03
, 5B015JJ02
, 5B015JJ24
, 5B015KA04
, 5B015KA06
, 5B015KA33
, 5B015KA38
, 5B015KB64
, 5B015KB73
, 5B015KB92
, 5B015NN09
, 5B015QQ15
, 5F083BS26
, 5F083BS27
, 5F083GA05
, 5F083GA11
, 5F083KA06
, 5F083LA01
, 5F083LA12
, 5F083LA16
, 5F083LA17
, 5F083LA18
, 5F083ZA10
, 5F083ZA28
出願人引用 (3件)
-
スタティック型半導体記憶装置
公報種別：公開公報
出願番号：特願2000-223944
出願人：三菱電機株式会社
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2003-095050
出願人：株式会社ルネサステクノロジ
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2003-161115
出願人：株式会社ルネサステクノロジ
審査官引用 (12件)
全件表示
前のページに戻る
