特許
J-GLOBAL ID：200903062538056961

半導体基板の製造方法

発明者：
松下 孟史

松下 孟史 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平9-186653
公開番号（公開出願番号）：特開平11-031828
出願日： 1997年07月11日
公開日（公表日）： 1999年02月02日
要約：
【要約】【課題】 ポーラスシリコン層の均一性を向上させることができ、且つ半導体素子の製造コストを下げることができる半導体基板の製造方法を提供する。【解決手段】 本発明は、大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法に関するものである。ここで、接着層は、ポリシリコン層12からなり、接着を可能にするためそのポリシリコン層12を表面研磨する。単結晶シリコン基板14から薄膜単結晶シリコン層13を剥離するため、その単結晶シリコン基板14に剥離用のポーラスシリコン層2を形成し、そのポーラスシリコン層2の上に薄膜単結晶シリコン層13をエピタキシャル成長させる。ポーラスシリコン層2は陽極化成により形成される。薄膜単結晶シリコン層13の支持基板11への転写は、支持基板11と単結晶シリコン基板14とを低温で張り合わせた後、高温に昇温する際、または高温でのアニール時に支持基板11と単結晶シリコン基板14の熱膨張率の差により剪断応力が加えられて剥離、転写が起こることにより行う。
請求項（抜粋）：
大面積薄膜単結晶シリコン半導体素子形成用の半導体基板の製造方法において、単結晶シリコン基板から薄膜単結晶シリコン層を剥離し、接着層を形成させた導電性のある支持基板上に転写する工程を有することを特徴とする半導体基板の製造方法。
IPC (3件)：
H01L 31/04 ,  H01L 21/02 ,  H01L 21/205
FI (3件)：
H01L 31/04 H ,  H01L 21/02 B ,  H01L 21/205
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM