特許
J-GLOBAL ID:200903062567720463

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願2002-071909
公開番号(公開出願番号):特開2003-273325
出願日: 2002年03月15日
公開日(公表日): 2003年09月26日
要約:
【要約】【目的】 強誘電体メモリを有する半導体装置において、層間絶縁膜中等に含まれる水成分による金属配線の表面の酸化に伴う水素分子の生成を低減し、白金等の貴金属よりなる電極の触媒作用により生成される水素原子の発生を抑制することで、製造工程中に発生する水分から強誘電体キャパシタを保護し、十分なメモリ特性を維持した強誘電体メモリを提供することを目的とする。【構成】 半導体基板1と、半導体基板1上に形成される下部電極7a、下部電極7a上に形成される金属酸化物よりなる容量絶縁膜7c、および容量絶縁膜7c上に形成される上部電極7bより構成されるキャパシタ7と、キャパシタ7の電極7a,7bと電気的に接続される配線11と、配線11の側面および上面上に設けられ、配線11を被覆する水分拡散防止膜8と、少なくとも配線11の側面と水分拡散防止膜8との間に介在して設けられる第1保護膜12とから構成される。
請求項(抜粋):
半導体基板と、前記半導体基板上に形成される下部電極、前記下部電極上に形成される金属酸化物よりなる容量絶縁膜、および前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと、前記キャパシタの電極と電気的に接続される配線と、前記配線の側面および上面上に設けられ、前記配線を被覆する水分拡散防止膜と、少なくとも前記配線の側面と前記水分拡散防止膜との間に介在して設けられる第1保護膜とを有することを特徴とする半導体装置。
Fターム (9件):
5F083FR02 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083NA08 ,  5F083PR39
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る