特許
J-GLOBAL ID:200903063123732291

薄型半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願2000-284443
公開番号(公開出願番号):特開2002-093994
出願日: 2000年09月20日
公開日(公表日): 2002年03月29日
要約:
【要約】 (修正有)【課題】 薄型半導体装置において、半導体チップと配線基板との接着性(ペレット付け)を強固にする。また、テスト用配線を除去する。また、組み立て時の半導体チップのずれを防止する。【解決手段】 薄い絶縁性基板上100に、配線2Aの断線や異物によるショートを起さないように保護膜(ソルダーレジスト膜)が設けられ、薄い絶縁性基板100上の半導体チップ7A,7B,8が搭載される領域に保護膜開口部6A,6Bが設けられ、薄い絶縁性基板100の保護膜開口部6A,6B以外の領域上に配線2Aが設けられている薄型半導体装置用配線基板である。また、この薄型半導体装置用配線基板を用いた薄型半導体装置200である。
請求項(抜粋):
薄い絶縁性基板上に、配線の断線や異物によるショートを起さないように保護膜(ソルダーレジスト膜)が設けられ、該保護膜の前記薄い絶縁性基板の半導体チップが搭載される領域に保護膜開口部が設けられ、前記薄い絶縁性基板の保護膜開口部以外の領域上に配線が設けられていることを特徴とする薄型半導体装置用配線基板。
IPC (6件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12 ,  H01L 23/12 501 ,  H05K 1/18
FI (4件):
H01L 23/12 501 W ,  H05K 1/18 J ,  H01L 25/08 Z ,  H01L 23/12 N
Fターム (6件):
5E336AA04 ,  5E336BB02 ,  5E336CC32 ,  5E336CC58 ,  5E336EE07 ,  5E336GG16
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る