特許
J-GLOBAL ID：200903063395679276

半導体装置の製造方法

発明者：
小澤 良夫

小澤 良夫 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-305506
公開番号（公開出願番号）：特開2007-165862
出願日： 2006年11月10日
公開日（公表日）： 2007年06月28日
要約：
【課題】複数のストリップ状ゲート電極をマスクとしてドーパント元素の表面濃度と接合深さが等しい拡散層を形成することが可能な半導体装置。【解決手段】ゲート絶縁膜表面に少なくとも1つのストリップ状ゲート電極の第1群および複数のストリップ状ゲート電極の第2群を形成し、ゲート絶縁膜表面と接する第1面、第1面の長側端から垂直に延びる第2面、第1、第2の面の他端を結ぶ湾曲した第3面を有し、第1群のゲート電極および第2群のゲート電極は第1群の少なくとも1つのゲート電極の湾曲した第3面が第1方向に向くように、かつ第2群の各ゲート電極の湾曲した第3面が第1方向と反対の第2方向に向くように交互に配列され、互いに隣接する第1、第2の群の各ゲート電極の第3面間の間隙が互いに隣接する第1、第2の群の各ゲート電極の第2面間の間隙より狭くし、ゲート電極間の間隙を通して不純物導入し拡散層を形成する。【選択図】なし
請求項（抜粋）：
半導体基板表面にゲート絶縁膜を形成すること;
IPC (10件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/76 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788
FI (7件)：
H01L27/08 102C ,  H01L21/28 E ,  H01L29/58 G ,  H01L27/08 102B ,  H01L21/76 L ,  H01L27/10 434 ,  H01L29/78 371
Fターム (66件)：
4M104AA01 ,  4M104BB01 ,  4M104BB16 ,  4M104BB22 ,  4M104BB40 ,  4M104CC05 ,  4M104DD03 ,  4M104DD66 ,  4M104DD71 ,  4M104DD91 ,  4M104EE03 ,  4M104EE08 ,  4M104EE14 ,  4M104EE16 ,  4M104GG09 ,  4M104GG16 ,  4M104HH14 ,  5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032AA77 ,  5F032AA84 ,  5F032BA03 ,  5F032BA05 ,  5F032CA17 ,  5F032DA23 ,  5F032DA30 ,  5F032DA33 ,  5F032DA78 ,  5F048AA01 ,  5F048AA04 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048BB01 ,  5F048BB03 ,  5F048BB06 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BC01 ,  5F048BC18 ,  5F048BG13 ,  5F048DA25 ,  5F083EP02 ,  5F083EP23 ,  5F083EP56 ,  5F083EP76 ,  5F083ER21 ,  5F083GA09 ,  5F083JA02 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083NA01 ,  5F083NA06 ,  5F083PR10 ,  5F083PR40 ,  5F101BA26 ,  5F101BA36 ,  5F101BB05 ,  5F101BB08 ,  5F101BD34 ,  5F101BD35 ,  5F101BE07 ,  5F101BH19
引用特許：
出願人引用 (2件)
  • 米国特許明細書第6,063,688号
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平6-191534   出願人：株式会社東芝
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM