特許
J-GLOBAL ID:200903064161529951
薄膜トランジスタ及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
大前 要
公報種別:公開公報
出願番号(国際出願番号):特願平11-183128
公開番号(公開出願番号):特開2000-357798
出願日: 1999年06月29日
公開日(公表日): 2000年12月26日
要約:
【要約】【課題】 レーザアニールより形成した多結晶シリコン薄膜の表面の凹凸と、特に凹凸部に発生する混入物の偏析部の存在とによるトランジスター素子の性能の低下、品質のバラツキ等を減少する。【解決手段】 ?@ レーザアニール後の多結晶シリコン薄膜の表面部の突起や混入物の偏析部を化学的、機械的に削る。?A 同じく、熱処理により結晶を成長させ、併せて表面の混入物を除去しつつ凹凸部を平坦化する。
請求項(抜粋):
基板上に形成された非晶質半導体薄膜にレーザ光を照射して多結晶半導体薄膜とするレーザーアニールステップと、上記多結晶半導体薄膜を活性な反応性流体中に晒してその表面層をエッチング除去し、併せて平坦化する平坦エッチングステップと、前記平坦エッチングステップの前若しくは後になされる多結晶半導体薄膜をパターン化するパターン化ステップとを有していることを特徴とするトップゲート型薄膜トランジスタの製造方法。
IPC (3件):
H01L 29/786
, H01L 21/336
, G02F 1/1365
FI (5件):
H01L 29/78 627 A
, G02F 1/136 500
, H01L 29/78 618 D
, H01L 29/78 621
, H01L 29/78 627 G
Fターム (54件):
2H092GA29
, 2H092JA25
, 2H092JA26
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JA46
, 2H092KA04
, 2H092KA05
, 2H092MA05
, 2H092MA07
, 2H092MA09
, 2H092MA19
, 2H092MA29
, 2H092MA30
, 2H092NA19
, 2H092NA24
, 2H092PA01
, 2H092QA08
, 2H092RA05
, 5F110AA01
, 5F110AA08
, 5F110AA18
, 5F110CC02
, 5F110CC08
, 5F110DD03
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110DD24
, 5F110FF02
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG24
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG45
, 5F110HL03
, 5F110HL05
, 5F110HL11
, 5F110HL23
, 5F110NN23
, 5F110NN35
, 5F110NN62
, 5F110NN65
, 5F110PP03
, 5F110PP04
, 5F110PP38
, 5F110QQ04
, 5F110QQ19
, 5F110QQ30
引用特許:
審査官引用 (13件)
-
特開昭58-185500
-
特開平3-292723
-
特開平2-130914
全件表示
前のページに戻る