特許
J-GLOBAL ID：200903064544287838
トレンチアイソレーションの形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大島 正孝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-308294
公開番号（公開出願番号）：特開2003-115532
出願日： 2001年10月04日
公開日（公表日）： 2003年04月18日
要約：
【要約】【課題】 簡単な操作と装置により、高い歩留りと大きい形成速度でトレンチアイソレーションを形成する方法を操作する。【解決手段】 基板に形成する複数の半導体素子を電気的に分離するためのトレンチアイソレーションの形成方法。特定のシリコン化合物を含有するシリコン組成物で基板上のトレンチ内が充填されるように基板上に塗膜を形成し、次いで熱および/または光処理せしめてトレンチ内に埋設するトレンチ埋込み部をシリコン酸化膜で形成する方法。
請求項（抜粋）：
基板に形成する複数の半導体素子を電気的に分離するためのトレンチアイソレーションの形成方法であって、(A)式SinRm(ここで、nは3以上の整数を表し、mはn〜(2n+2)の整数を表しそしてm個のRは、互いに独立に、水素原子、アルキル基、フェニル基またはハロゲンである。但しm個のRのすべてが水素原子であり且つm=2nであるとき、nは7以上の整数であるものとする。)で表されるポリシラン化合物、ならびに(B)シクロペンタシラン、シクロヘキサシラン、およびシリルシクロペンタシランよりなる群から選ばれる少なくとも1種のシリコン化合物、を含有するシリコン組成物で基板上のトレンチ内が充填されるように基板上に塗膜を形成し、次いで熱および/または光処理せしめてトレンチ内に埋設するトレンチ埋込み部をシリコン酸化膜で形成することを特徴とするトレンチアイソレーションの形成方法。
IPC (2件)：
FI (2件)：
H01L 21/316 G
, H01L 21/76 L
5F032AA35
, 5F032AA44
, 5F032AA69
, 5F032DA01
, 5F032DA10
, 5F032DA41
, 5F032DA74
, 5F058AC03
, 5F058AC10
, 5F058BA02
, 5F058BC05
, 5F058BF46
, 5F058BF53
, 5F058BJ04
