特許
J-GLOBAL ID:200903064694518781

電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器

発明者:
出願人/特許権者:
代理人 (3件): 田中 光雄 ,  田村 恭生 ,  石野 正弘
公報種別:公開公報
出願番号(国際出願番号):特願2008-032706
公開番号(公開出願番号):特開2009-194599
出願日: 2008年02月14日
公開日(公表日): 2009年08月27日
要約:
【課題】しきい値のばらつきを低減させ、入力される2信号の間に所定のオフセット電圧が発生したことを検出する高速かつ高精度なオフセット付きの電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器を得る。【解決手段】定電流回路12と差動入力回路11の一方の入力トランジスタM1との間に接続された抵抗R1を備え、電流制御回路4によって、該抵抗R1の両端電圧差が基準電圧Vrefの所定値Vaで一定になるように、各入力トランジスタM1及びM2にバイアス電流を供給する定電流回路12をなすPMOSトランジスタM3から出力される電流が制御されるようにした。【選択図】図1
請求項(抜粋):
入力された2つの入力信号の電圧差が所定値以上になったか否かの検出を行い、該検出結果を示す信号を生成して出力する電圧比較回路において、 制御電極に前記各入力信号が対応して入力される、差動対をなす第1入力トランジスタ及び第2入力トランジスタ、入力された制御信号に応じた第1定電流を生成して該第1入力トランジスタ及び第2入力トランジスタにそれぞれ供給する定電流回路部、及び前記定電流回路部と第1入力トランジスタとの間に接続された第1抵抗を有する1つ以上の差動増幅回路部と、 前記定電流回路部の動作制御を行い、生成される前記第1定電流の電流値の制御を行う電流制御回路部と、 を備え、 前記電流制御回路部は、前記第1抵抗の両端電圧差が前記所定値になるように前記定電流回路部で生成される第1定電流の電流値を制御することを特徴とする電圧比較回路。
IPC (1件):
H03K 5/08
FI (2件):
H03K5/08 E ,  H03K5/08 J
Fターム (8件):
5J039DA09 ,  5J039DB09 ,  5J039DC05 ,  5J039KK16 ,  5J039KK18 ,  5J039MM01 ,  5J039MM02 ,  5J039NN01
引用特許:
出願人引用 (10件)
全件表示

前のページに戻る