特許
J-GLOBAL ID：200903064695704635
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-233567
公開番号（公開出願番号）：特開2001-060397
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】複数バンク構成の不揮発性半導体記憶装置おいて、高速化を図るとともに回路規模を低減するアドレスバッファ回路の提供。【解決手段】バンクアドレスを供給するアドレスバッファが、外部アドレス入力が第1のバンクの読出用のアドレスとして入力される第1のスイッチと、外部アドレス入力が第2のバンクの読出用のアドレスとして入力される第2のスイッチと、前記外部アドレス入力を書き込み用のアドレスとして、また内部アドレスを消去用のアドレスとして入力するラッチ回路とを備え、前記ラッチ回路から出力されたアドレスは、前記第1、第2のスイッチに供給され、前記第1、第2のスイッチは、バンク毎に、該バンクが読み出し動作、書き込み又は消去動作であるかに応じてバンクスイッチ信号に基づき、読み出し用のアドレスと、書き込み用のアドレス又は消去用のアドレスの一方のうちのいずれかをバンクアドレスとして出力する。
請求項（抜粋）：
アドレス信号を入力とし、バンク毎に設けられたアドレスデコーダに対してそれぞれバンクアドレス信号を供給するアドレスバッファ回路を備えた不揮発性型の半導体記憶装置であって、前記アドレスバッファ回路が、バンク毎の、読み出し動作と、書き込み動作又は消去動作とに応じて、読み出し用アドレス信号、書き込み用アドレス信号又は消去用アドレス信号をバンク毎に切替えて出力する手段を備えたことを特徴とする半導体記憶装置。
Fターム (3件)：
5B025AD01
, 5B025AD02
, 5B025AE05
出願人引用 (5件)
全件表示
審査官引用 (2件)
前のページに戻る
