特許
J-GLOBAL ID：200903064843413882

半導体装置及びその作製方法

発明者：
秋元 健吾

秋元 健吾 について

, 
高山 徹

高山 徹 について

, 
山口 哲司

山口 哲司 について

, 
山崎 舜平

山崎 舜平 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2002-226056
公開番号（公開出願番号）：特開2004-071696
出願日： 2002年08月02日
公開日（公表日）： 2004年03月04日
要約：
【課題】ガラスなど熱的に脆弱な基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。【解決手段】絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、その上に窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成した後、その成膜温度よりも高い温度で結晶質半導体膜、酸化シリコン膜及び窒化シリコン膜の積層体の熱処理を行うものである。【選択図】 図1
請求項（抜粋）：
絶縁表面上に形成した結晶質半導体膜上に、シリコンをターゲットとするスパッタリング法で、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加して酸化シリコン膜を形成し、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加して窒化シリコン膜を形成し、600〜800°Cの温度で熱処理を行う各段階を有することを特徴とする半導体装置の作製方法。
IPC (5件)：
H01L21/316 ,  H01L21/20 ,  H01L21/318 ,  H01L21/336 ,  H01L29/786
FI (5件)：
H01L21/316 M ,  H01L21/20 ,  H01L21/318 M ,  H01L29/78 617V ,  H01L29/78 617U
Fターム (68件)：
5F052AA02 ,  5F052AA11 ,  5F052AA17 ,  5F052BB02 ,  5F052BB07 ,  5F052DA01 ,  5F052DA02 ,  5F052DA03 ,  5F052FA06 ,  5F052FA19 ,  5F052JA01 ,  5F052JA04 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF14 ,  5F058BF15 ,  5F058BH01 ,  5F058BJ02 ,  5F110AA14 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD07 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE23 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF28 ,  5F110FF35 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG32 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL11 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP10 ,  5F110PP34 ,  5F110PP35 ,  5F110PP38 ,  5F110QQ21 ,  5F110QQ23
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM