特許
J-GLOBAL ID：200903065109122408

レギュレータ回路

発明者：
熊谷 敏幸

熊谷 敏幸 について

, 
安田 智哉

安田 智哉 について

, 
磯貝 英夫

磯貝 英夫 について

, 
河合 一慶

河合 一慶 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2006-261312
公開番号（公開出願番号）：特開2008-083850
出願日： 2006年09月26日
公開日（公表日）： 2008年04月10日
要約：
【課題】従来のレギュレータ回路では、分圧回路での消費電流を低減することができない問題があった。【解決手段】本発明にかかるレギュレータ回路は、第1の電源端子が第1の端子に接続され、出力端子に第2の端子が接続される出力トランジスタ16と、出力トランジスタ16の制御端子に出力が接続される誤差増幅回路15と、出力端子OUTから出力される出力電圧を第1の比率で分圧した第1の電圧を出力する第1の分圧回路17と、出力端子から出力される出力電圧を第2の比率で分圧した第2の電圧を出力する第2の分圧出力端子を有する第2の分圧回路18と、と、第1、第2の電圧の前記差動増幅回路の非反転端子への帰還経路を制御する第1のスイッチ回路19と、第1の分圧回路17に直列に接続される第2のスイッチ回路(NMOSトランジスタMN3)とを有するものである。【選択図】図2
請求項（抜粋）：
第1の電源端子が第1の端子に接続され、出力端子に第2の端子が接続される出力トランジスタと、 前記出力トランジスタの制御端子に出力が接続される誤差増幅回路と、 直列に接続された複数の抵抗を有し、前記出力端子と第2の電源端子との間に接続され、前記出力端子から出力される出力電圧を第1の比率で分圧した第1の電圧を出力する第1の分圧出力端子を有する第1の分圧回路と、 直列に接続された複数の抵抗を有し、前記出力端子と第2の電源端子との間に接続され、前記出力端子から出力される出力電圧を第2の比率で分圧した第2の電圧を出力する第2の分圧出力端子を有する第2の分圧回路と、 前記第1、第2の分圧出力端子と前記差動増幅回路の非反転端子との接続状態を制御する第1のスイッチ回路と、 前記第1の分圧回路に直列に接続される第2のスイッチ回路とを有することを特徴とするレギュレータ回路。
IPC (1件)：
G05F 1/56
FI (2件)：
G05F1/56 310K ,  G05F1/56 310W
Fターム (10件)：
5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF04 ,  5H430FF13 ,  5H430FF17 ,  5H430GG01 ,  5H430HH03 ,  5H430JJ07
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM