特許
J-GLOBAL ID：200903065353942425
半導体基板とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-024100
公開番号（公開出願番号）：特開2000-243942
出願日： 1999年02月01日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 半導体層の外周端がチッピングや発塵の発生源となり難い半導体基板及びその製造方法を提供することを課題とする。【解決手段】 支持基体1と、該支持基体1上に配された絶縁層2と、該絶縁層2上に配された半導体層3とを有する半導体基板5において、前記半導体層3の外周端3Aが前記支持基体1の外周端1Aより内側にあり、且つ前記絶縁層2の外周端2Aが前記半導体層3の外周端3Aと前記支持基体1の外周端1Aの間にあり、前記絶縁層2及び前記半導体層3の各外周部10が階段状に形成されていることを特徴とする。
請求項（抜粋）：
支持基体と、該支持基体上に配された絶縁層と、該絶縁層上に配された半導体層とを有する半導体基板において、前記半導体層の外周端が前記支持基体の外周端より内側にあり、且つ前記絶縁層の外周端が前記半導体層の外周端と前記支持基体の外周端の間にあり、前記絶縁層及び前記半導体層の各外周部が階段状に形成されていることを特徴とする半導体基板。
IPC (2件)：
FI (2件)：
H01L 27/12 B
, H01L 21/306 D
5F043AA02
, 5F043BB02
, 5F043DD16
, 5F043FF10
, 5F043GG10
出願人引用 (8件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
