特許
J-GLOBAL ID:200903065619478703

データ伝送システム

発明者:
出願人/特許権者:
代理人 (1件): 大日方 富雄
公報種別:公開公報
出願番号(国際出願番号):特願2002-027895
公開番号(公開出願番号):特開2003-229917
出願日: 2002年02月05日
公開日(公表日): 2003年08月15日
要約:
【要約】【課題】 同時双方向インタフェースを有する半導体集積回路の電源電圧が低電圧化されても正確に受信データを判別することができる技術を提供する。【解決手段】 同時双方向インタフェースを構成する入力回路(13)を、使用する参照電圧の数だけ用意しておいて各入力回路には固定された参照電圧をそれぞれ与えるとともに、レベルが高い参照電圧が与えられる入力回路にはNチャネルMOSFETを差動素子とする差動増幅回路を用い、レベルが低い参照電圧が与えられる入力回路にはPチャネルMOSFETを差動素子とする差動増幅回路を用い、自身の出力データに応じて2つの差動増幅回路の出力をセレクタ(14)で切り替えて受信データを得るようにした。
請求項(抜粋):
外部端子と該外部端子に接続されたデータ信号出力回路を備えた第1の半導体集積回路と、外部端子と該外部端子に接続されたデータ信号入力回路を備えた第2の半導体集積回路とが、前記外部端子に接続された伝送線を介して前記第1の半導体集積回路から前記第2の半導体集積回路へデータ信号を送信可能に構成されてなるシステムであって、前記データ信号入力回路は、データ入力端子に入力された信号と参照電圧とを比較して入力信号を判別する2以上の差動増幅回路からなり、前記差動増幅回路のうち最も高い参照電圧が印加された回路は入力差動トランジスタがNチャネル型電界効果トランジスタにより構成された第1タイプの差動増幅回路からなり、前記差動増幅回路のうち最も低い参照電圧が印加された回路は入力差動トランジスタがPチャネル型電界効果トランジスタにより構成された第2タイプの差動増幅回路からなり、これらの差動増幅回路により前記伝送線の3以上のレベルを識別することより受信データを判別するように構成されてなることを特徴とするデータ伝送システム。
IPC (3件):
H04L 25/03 ,  H03K 19/0175 ,  H03K 19/20 101
FI (4件):
H04L 25/03 E ,  H03K 19/20 101 ,  H03K 19/00 101 S ,  H03K 19/00 101 Q
Fターム (27件):
5J042BA13 ,  5J042BA18 ,  5J042CA00 ,  5J042CA09 ,  5J042CA14 ,  5J042CA18 ,  5J042DA04 ,  5J056AA11 ,  5J056AA40 ,  5J056BB16 ,  5J056BB18 ,  5J056BB24 ,  5J056CC00 ,  5J056CC14 ,  5J056DD13 ,  5J056DD28 ,  5J056EE15 ,  5J056FF01 ,  5J056FF09 ,  5J056GG09 ,  5J056KK01 ,  5K029AA04 ,  5K029CC02 ,  5K029DD02 ,  5K029DD12 ,  5K029GG07 ,  5K029HH08
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る