特許
J-GLOBAL ID：200903066001737259

半導体装置と半導体装置の製造法

発明者：
廣木 正伸

廣木 正伸 について

, 
横山 春喜

横山 春喜 について

, 
渡邉 則之

渡邉 則之 について

, 
小林 隆

小林 隆 について

, 
小田 康裕

小田 康裕 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (2件)： 小林 茂 ,  和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-243692
公開番号（公開出願番号）：特開2008-066555
出願日： 2006年09月08日
公開日（公表日）： 2008年03月21日
要約：
【課題】電子と正孔の空間分離を抑制することを可能とする半導体装置と半導体装置の製造法を提供すること。【解決手段】サファイア基板上にAlNを堆積し、その上にn-Al0.8Ga0.2N層を堆積し、その上に、障壁層がIn0.13Al0.87Nからなり、井戸層がAl0.58Ga0.42Nからなる超格子層を活性層として堆積し、その上にp-Al0.8Ga0.2N層を堆積し、p-Al0.8Ga0.2N層上にPd/Au電極を形成し、n-Al0.8Ga0.2N層上にTi/Al/Ni/Au電極を形成してなる紫外発光ダイオードを構成する。【選択図】図9
請求項（抜粋）：
超格子層を有する半導体装置において、前記超格子層の井戸層の半導体と障壁層の半導体のピエゾ分極電界の差が 0.005C/m2 以下であることを特徴とする半導体装置。
IPC (1件)：
H01L 33/00
FI (1件)：
H01L33/00 C
Fターム (5件)：
5F041CA04 ,  5F041CA05 ,  5F041CA40 ,  5F041CA46 ,  5F041CB36
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM