特許
J-GLOBAL ID:200903066119255038

画素回路及び表示装置とこれらの駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 晴敏
公報種別:公開公報
出願番号(国際出願番号):特願2004-000592
公開番号(公開出願番号):特開2005-195756
出願日: 2004年01月05日
公開日(公表日): 2005年07月21日
要約:
【課題】 ドライブトランジスタの閾電圧の経時変化を抑制可能な画素回路を提供する。【解決手段】 サンプリングトランジスタTr1は、ゲートが走査線WSによって選択された時ソース/ドレイン間が導通して信号線DLから信号Vsigをサンプリングして保持容量C1に保持する。ドライブトランジスタTr2は、ゲートGが保持容量C1に保持された信号電位によってソースS基準で正極性となる順バイアスを受け、且つ順バイアスに応じてソース/ドレイン間に流れる電流Idsで負荷素子ELに通電する。逆バイアス印加手段9は、容量C1に負電位Vmbを書き込むスイッチングトランジスタTr4からなり、ドライブトランジスタTr2のゲートGに、ソースS基準で負極性となる逆バイアスとして負電位Vmbを印加し、順バイアスの印加によって生じた閾電圧の上方変動を下方修正する。【選択図】図10
請求項(抜粋):
行状の走査線と列状の信号線とが交差する部分に各々配された画素回路であって、 少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと負荷素子とを含み、 前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース/ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、 前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受け、且つ該順バイアスに応じてソース/ドレイン間に流れる電流で該負荷素子に通電し、 該ドライブトランジスタのゲートにソース基準で負極性となる逆バイアスを所定時間印加する逆バイアス印加手段を備えており、該順バイアスの印加によって生じた該ドライブトランジスタの閾電圧の変動を所定時間の該逆バイアスの印加によって補正し、 前記逆バイアス印加手段は、該ドライブトランジスタのゲートに逆バイアスを印加する為にオン/オフ駆動される薄膜型のスイッチングトランジスタを含み、 前記スイッチングトランジスタは、順バイアスのゲートパルスに応じてオン状態となって、該ドライブトランジスタのゲートに対する逆バイアスの印加を開始し、 前記スイッチングトランジスタがオン状態にある時間は、逆バイアスを印加する所定時間より短く設定されており、順バイアスのゲートパルスの印加によるスイッチングトランジスタ自体の閾電圧の変動を軽減することを特徴とする画素回路。
IPC (3件):
G09G3/30 ,  G09G3/20 ,  H05B33/14
FI (7件):
G09G3/30 J ,  G09G3/20 624B ,  G09G3/20 624E ,  G09G3/20 641D ,  G09G3/20 642P ,  G09G3/20 670J ,  H05B33/14 A
Fターム (15件):
3K007AB02 ,  3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  3K007GA04 ,  5C080AA06 ,  5C080BB05 ,  5C080DD29 ,  5C080EE28 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05
引用特許:
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る