特許

J-GLOBAL ID：200903066232019332

半導体装置

発明者： 菊田 邦子 ,  冨留宮 正之 ,  山本 良太 ,  中山 誠
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-123462
公開番号（公開出願番号）：特開2006-303220
出願日： 2005年04月21日
公開日（公表日）： 2006年11月02日
要約：

【課題】 MIM構造のキャパシタを含む半導体装置において、寸法精度を高めるとともに安定した容量値を与える。【解決手段】 半導体装置100は、半導体基板102と、半導体基板102上に形成された層間絶縁膜104、層間絶縁膜104を介して対向配置された第1の電極110および第2の電極112、を有するMIMキャパシタが形成されたキャパシタ形成領域130と、半導体基板102上のMIMキャパシタと同層において、キャパシタ形成領域130の外周に形成されるとともに所定電位に設定された複数のシールド電極114を含み、キャパシタ形成領域130を他の領域から遮蔽するシールド領域132とを含む。【選択図】 図1

請求項（抜粋）：

半導体基板と、 前記半導体基板上に形成された絶縁膜、前記絶縁膜を介して対向配置された第1の電極および第2の電極、を有するMIMキャパシタが形成されたキャパシタ形成領域と、 前記半導体基板上の前記MIMキャパシタと同層において、前記キャパシタ形成領域の外周に形成されるとともに所定電位に設定された複数のシールド電極を含み、前記キャパシタ形成領域を他の領域から遮蔽するシールド領域と、 を含むことを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 23/52 ,  H01L 21/320

FI (3件)：

H01L27/04 C ,  H01L27/04 H ,  H01L21/88 S

Fターム (16件)：

5F033HH08 ,  5F033HH11 ,  5F033UU05 ,  5F033VV01 ,  5F033VV03 ,  5F033VV10 ,  5F038AC04 ,  5F038AC05 ,  5F038AC06 ,  5F038AC09 ,  5F038AC14 ,  5F038AC15 ,  5F038BH10 ,  5F038BH19 ,  5F038CA18 ,  5F038EZ20

引用特許：

出願人引用 (3件)

• 米国特許出願公開第2002/0047154明細書
  
• 半導体装置
  公報種別：公開公報   出願番号：特願2000-004266   出願人：三菱電機株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平3-252365   出願人：富士通株式会社, 富士通ヴイエルエスアイ株式会社

審査官引用 (3件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2000-002410   出願人：株式会社日立製作所
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2002-310632   出願人：株式会社デンソー
• 半導体装置
  公報種別：公開公報   出願番号：特願2004-000976   出願人：株式会社ルネサステクノロジ, 株式会社ルネサスデバイスデザイン