特許
J-GLOBAL ID:200903066783846680

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-062512
公開番号(公開出願番号):特開2003-258212
出願日: 2002年03月07日
公開日(公表日): 2003年09月12日
要約:
【要約】【課題】基板に対して急速な加熱、冷却を行っても、基板上のSOI領域あるいはSON領域とシリコン領域との熱吸収効率の違いから生じる温度差の影響を低減でき、基板に結晶欠陥が発生するのを防止できる半導体装置を提供する。【解決手段】半導体基板11上の第1領域に、絶縁膜及び空洞のいずれか一方を介在して形成された第1の半導体層12と、半導体基板11上の第2領域に形成された複数の第2の半導体層13とを有する。
請求項(抜粋):
半導体基板上の第1領域に、絶縁膜及び空洞のいずれか一方を介在して形成された第1の半導体層と、前記半導体基板上の第2領域に形成された複数の第2の半導体層と、を具備することを特徴とする半導体装置。
IPC (11件):
H01L 27/12 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 21/764 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 27/08 331 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 29/786
FI (9件):
H01L 27/12 L ,  H01L 27/08 331 E ,  H01L 27/10 461 ,  H01L 21/76 D ,  H01L 21/76 L ,  H01L 27/10 671 C ,  H01L 27/04 A ,  H01L 21/76 A ,  H01L 29/78 626 C
Fターム (65件):
5F032AA06 ,  5F032AA13 ,  5F032AA34 ,  5F032AA82 ,  5F032AC02 ,  5F032BA08 ,  5F032CA17 ,  5F032CA23 ,  5F032DA16 ,  5F032DA24 ,  5F032DA33 ,  5F032DA71 ,  5F032DA74 ,  5F038AV06 ,  5F038BH13 ,  5F038BH19 ,  5F038CA05 ,  5F038CA06 ,  5F038CA08 ,  5F038CA14 ,  5F038CD13 ,  5F038DF01 ,  5F038DF03 ,  5F038DF05 ,  5F038DF12 ,  5F038EZ04 ,  5F038EZ06 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ20 ,  5F048AA04 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048BA09 ,  5F048BA16 ,  5F048BG06 ,  5F048BG14 ,  5F083AD00 ,  5F083GA27 ,  5F083HA02 ,  5F083LA25 ,  5F083ZA03 ,  5F083ZA12 ,  5F110AA02 ,  5F110AA23 ,  5F110AA26 ,  5F110BB03 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110DD30 ,  5F110GG02 ,  5F110GG25 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ17
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る