特許
J-GLOBAL ID：200903066909993020

半導体部材の製造方法および半導体部材

発明者：
坂口 清文

坂口 清文 について

, 
米原 隆夫

米原 隆夫 について

, 
阿閉 忠司

阿閉 忠司 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-310331
公開番号（公開出願番号）：特開平10-200079
出願日： 1997年11月12日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】 多層構造体を多孔質層で良好、簡易に分離するのが困難。【解決手段】 多孔質シリコン層12を有するシリコン基板の多孔質シリコン層12上に非多孔質半導体層13が配された第1の基体11を用意する工程、第1の基体11と第2の基体14とを非多孔質半導体層13が内側に位置する多層構造体が得られるように貼り合わせる工程、多層構造体を加熱することにより多孔質シリコン層12において多層構造体を分離する工程、分離された第2の基体14側に残った多孔質シリコン層12を除去する工程、とを有する。さらに分離された第1の基体11側に残った多孔質シリコン層12を除去して得られる基体を第1の基体11または第2の基体14の原料材として使用する工程、を有する。
請求項（抜粋）：
多孔質シリコン層を有するシリコン基板の前記多孔質シリコン層上に非多孔質半導体層が配された第1の基体を用意する工程、前記第1の基体と第2の基体とを前記非多孔質半導体層が内側に位置する多層構造体が得られるように貼り合わせる工程、前記多層構造体を加熱することにより前記多孔質シリコン層において前記多層構造体を分離する工程、前記分離された第2の基体側に残った多孔質シリコン層を除去する工程、とを有することを特徴とする半導体部材の製造方法。
IPC (3件)：
H01L 27/12 ,  H01L 21/02 ,  H01L 21/20
FI (3件)：
H01L 27/12 B ,  H01L 21/02 B ,  H01L 21/20
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM