特許
J-GLOBAL ID：200903067039091510

半導体装置及びその製造方法、テ-プキャリア、回路基板並びに電子機器

発明者：
橋元 伸晃

橋元 伸晃 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-011717
公開番号（公開出願番号）：特開2000-216200
出願日： 1999年01月20日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 半導体装置の側面に配線の端面を露出させないことが可能な半導体装置及びその製造方法、テープキャリア、回路基板並びに電子機器を提供することにある。【解決手段】 半導体装置の製造方法は、複数のスルーホール28が形成され、一方の面でスルーホール28上を通り電気的に独立した複数の配線22が形成されたテープキャリア40を用意する第1工程と、配線22に対して無電解メッキを施す第2工程と、テープキャリア40に半導体チップ10をフェースダウン実装し、配線22の表面、側面及び先端面を被覆する第3工程と、半導体チップ10よりも外側であって配線22を避ける位置でテープキャリア40を打ち抜く第4工程と、を含む。
請求項（抜粋）：
複数のスルーホールが形成され、一方の面で各々の前記スルーホールに対して電気的に接続された配線が形成された基板を用意する第1工程と、前記配線に対して無電解メッキを施す第2工程と、前記基板に少なくとも一つの半導体チップをフェースダウン実装し、前記配線における前記基板との非接触面全面を樹脂で被覆する第3工程と、前記半導体チップよりも外側であって前記配線を避ける位置で前記基板を打ち抜く第4工程と、を含む半導体装置の製造方法。
IPC (2件)：
H01L 21/60 311 ,  H01L 21/60
FI (2件)：
H01L 21/60 311 W ,  H01L 21/60 311 R
Fターム (4件)：
5F044MM23 ,  5F044NN05 ,  5F044RR18 ,  5F044RR19
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM