半導体装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (5件)：吉武賢次 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康
公報種別：公開公報
出願番号（国際出願番号）：特願2007-000733
公開番号（公開出願番号）：特開2008-171838
出願日： 2007年01月05日
公開日（公表日）： 2008年07月24日
要約：

【課題】ドレイン誘導障壁低下を抑制しカットオフ特性の良好な半導体装置を提供する。【解決手段】半導体装置は、基板101と、基板101表面部に形成されたソース領域102と、基板101上に形成された第1の絶縁層103と、第1の絶縁層103上に形成されたゲート電極104と、ゲート電極104上に形成された第2の絶縁層105と、ソース領域102と接続され、第1の絶縁層103、ゲート電極104及び第2の絶縁層105を貫き、ボイド107を内包するように形成されたボディ部106と、ボディ部106を囲み、ゲート電極104との間に形成されたゲート絶縁膜108と、ボディ部106に接続されたドレイン領域110と、を備える。【選択図】図1

請求項（抜粋）：

基板と、前記基板表面部に形成されたソース領域と、前記基板上に形成された第1の絶縁層と、前記第1の絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された第2の絶縁層と、前記ソース領域と接続され、前記第1の絶縁層、前記ゲート電極及び前記第2の絶縁層を貫き、ボイドを内包するボディ部と、前記ボディ部を囲み、前記ゲート電極との間に形成されたゲート絶縁膜と、前記ボディ部に接続されたドレイン領域と、を備えることを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 , H01L 29/41 , H01L 21/824 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (6件)：

H01L29/78 652E , H01L29/44 L , H01L29/78 652K , H01L29/78 653B , H01L29/78 371 , H01L27/10 434

Fターム (23件)：

4M104AA01 , 4M104AA08 , 4M104BB01 , 4M104BB40 , 4M104EE08 , 4M104FF01 , 4M104FF13 , 4M104FF31 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 5F083EP18 , 5F083EP22 , 5F083EP76 , 5F083ER22 , 5F083GA10 , 5F101BA45 , 5F101BB02 , 5F101BD12 , 5F101BD16 , 5F101BD34 , 5F101BE07

引用特許：

出願人引用 (1件)

米国特許第6,727,544号明細書

審査官引用 (7件)

半導体装置
公報種別：公開公報出願番号：特願平6-003550 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-246712 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平11-113653 出願人：株式会社東芝

全件表示

前のページに戻る