特許
J-GLOBAL ID：200903039821272806

半導体装置およびその製造方法

発明者：
佐藤 力

佐藤 力 について

, 
水島 一郎

水島 一郎 について

, 
綱島 祥隆

綱島 祥隆 について

, 
飯沼 俊彦

飯沼 俊彦 について

, 
宮野 清孝

宮野 清孝 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113653
公開番号（公開出願番号）：特開2000-012858
出願日： 1999年04月21日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】微細化を進めても短チャネル効果を効果的に抑制できるMOSトランジスタを実現すること。【解決手段】MOSトランジスタのチャネル領域下のシリコン基板1中に空洞9を設ける。
請求項（抜粋）：
半導体基板と、この半導体基板に形成された電界効果トランジスタと、この電界効果トランジスタの形成領域下の前記半導体基板中に形成された空洞とを具備してなることを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 29/786
FI (2件)：
H01L 29/78 301 X ,  H01L 29/78 618 C
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (20件)
全件表示

前のページに戻る

TOP

BOTTOM