特許
J-GLOBAL ID：200903069401299721
積層チップインダクタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
茂見 穰
公報種別：公開公報
出願番号（国際出願番号）：特願2001-178045
公開番号（公開出願番号）：特開2002-367833
出願日： 2001年06月13日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 外部電極を、ディップ法を使用せずに簡便に形成する。実装安定性が高く、密着性が高く、実装時の半田付けの確認が容易にできるようにする。【解決手段】 電気絶縁層と導体パターンが交互に積層され導体パターンが順次接続されることで、電気絶縁体中で積層方向に重畳したコイル20が形成され、コイルの両端部がそれぞれ引出導体22を介して積層体チップ24の外表面に引き出される。引出導体と同じ層で且つ縁部が積層体チップ端面に露出するように引出導体と接続した状態で形成された端子電極パターン26と、端子電極パターンとは異なる層で且つ縁部が積層体チップ端面に露出するようにコイルとは無接続の状態で形成された浮き電極パターン28を有する。積層体チップの両端部に端子電極パターンと1層以上の浮き電極パターンとを配列され、それらの露出部が外部電極30となっている。
請求項（抜粋）：
電気絶縁層と導体パターンが交互に積層され導体パターンが順次接続されることで、電気絶縁体中で積層方向に重畳したコイルが形成され、該コイルの両端がそれぞれ引出導体を介して積層体チップ外表面に引き出されている積層チップインダクタにおいて、縁部が積層体チップ端面に露出するように引出導体に接続した状態で形成した端子電極パターンを有し、積層体チップの対向する両端部に1層以上の端子電極パターンが埋設状態で設けられ、その露出部が外部電極となっていることを特徴とする積層チップインダクタ。
IPC (2件)：
FI (2件)：
H01F 17/00 D
, H01F 15/10 C
5E070AA01
, 5E070CB04
, 5E070CB13
, 5E070EB10
