特許
J-GLOBAL ID：200903069527526430
抵抗メモリのための書き込み回路
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2006-353480
公開番号（公開出願番号）：特開2007-207412
出願日： 2006年12月27日
公開日（公表日）： 2007年08月16日
要約：
【課題】多値の相変化メモリの提供。【解決手段】メモリは、第1の抵抗メモリセルと、上記第1のメモリセルの所望の抵抗値を示す入力電流を供給するように構成された電流源と、上記入力電流を鏡映して出力電流を供給するカレントミラーとを備えている。このメモリは、第1のスイッチング回路を備えている。上記第1のスイッチング回路は、上記所望の抵抗値にない上記第1のメモリセルへ上記出力電流を送るように構成されていると共に、上記第1のメモリセルが上記所望の抵抗値に達したことに応答して、上記出力電流を上記第1のメモリセルから遮断するように構成されている。【選択図】図1
請求項（抜粋）：
第1の抵抗メモリセルと、
上記第1のメモリセルの所望の抵抗値を示す入力電流を供給するように構成された電流源と、
上記入力電流を鏡映して出力電流を供給するカレントミラーと、
上記第1のメモリセルが上記所望の抵抗値に達していない場合、上記第1のメモリセルへ上記出力電流を送るように構成されていると共に、上記第1のメモリセルが上記所望の抵抗値に達したことに応答して、上記第1のメモリセルへの上記出力電流を遮断するように構成されている第1のスイッチング回路と、を備えたメモリ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
