特許
J-GLOBAL ID：200903069933973013
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-101354
公開番号（公開出願番号）：特開2006-313887
出願日： 2006年04月03日
公開日（公表日）： 2006年11月16日
要約：
【課題】従来の問題点を解決して、製造プロセスへ投入する半導体基板の厚さのほとんどを半導体特性向上のために有効に利用できる半導体装置およびその製造方法の提供。【解決手段】半導体基板が低不純物濃度のpn積層基板からなり、一方の主面に、選択的で周期的な平面細条パターンと前記主面に垂直であって反対導電型の層に達する深さとで構成される第一の溝を有し、第一の溝が第一の電極層により充填されると共に前記一方の主面の活性領域上に被覆される第一の電極層に接続される第一の電極構造を備え、他方の主面には、前記第一の溝の間に位置し、反対導電型の層に達する深さの第二の溝と、第二の溝を取り囲み、他方の主面から反対導電型の層に達する耐圧構造溝とを有し、第二の溝と前記耐圧構造溝とが第二の電極層により充填されると共に前記他方の主面上に被覆される第二の電極層に接続される第二の電極構造を備える半導体装置とする。【選択図】 図1
請求項（抜粋）：
半導体基板が低不純物濃度の第一、第二導電型の層が接する積層基板からなり、第一導電型の層側の一方の主面に、選択的で周期的な平面細条パターンと主面に垂直であって第二導電型の層に達する深さとで構成される第一の溝を有し、第一の溝が第一の電極層により充填されると共に前記一方の主面の活性領域上に被覆される第一の電極層の層に接続される第一の電極構造と、第一の電極構造の外周に位置する半導体基板に形成される周辺耐圧構造部とを備え、
第二導電型の層側の他方の主面には、前記第一の溝の間に位置し、選択的で周期的な平面細条パターンと主面に垂直であって第一導電型の層に達する深さとで構成される第二の溝と、第二の溝を取り囲み、他方の主面から第一導電型の層に達する耐圧構造溝とを有し、第二の溝と前記耐圧構造溝とが第二の電極層により充填されると共に前記他方の主面上に被覆される第二の電極層の層に接続される第二の電極構造を備え、
第一の溝に接する半導体基板面に少なくとも形成される第二導電型の高不純物濃度層を有し、
第二の溝と前記耐圧構造溝とに接する半導体基板面に少なくとも形成される第一導電型の高不純物濃度層を有することを特徴とする半導体装置。
IPC (2件)：
H01L 29/861
, H01L 21/329
H01L29/91 C
, H01L29/91 A
