特許
J-GLOBAL ID：200903069973091544
半導体装置製造工程管理方法および半導体装置製造工程管理システム
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
志賀 正武
, 高橋 詔男
, 青山 正和
, 高柴 忠夫
, 上田 邦生
, 赤尾 謙一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-224798
公開番号（公開出願番号）：特開2004-071622
出願日： 2002年08月01日
公開日（公表日）： 2004年03月04日
要約：
【課題】重ね合わせ量の測定誤差を低減し、半導体装置製造工程において各層を積層する際の位置合わせずれを有効に抑制することを可能とする半導体装置製造工程管理方法および半導体装置製造工程管理システムを提供すること。【解決手段】重ね合わせマークに電子ビームを照射したときに誘起される基板電流信号を利用した評価装置11を用いて、チップエリアの下層パターンと上層パターンを測定することで重ね合わせ精度を測定し、露光装置21のショット倍率等を補正する。あるいは光信号を利用した評価装置12から出力値に対する工程管理範囲を決定する、あるいは露光工程の前工程の工程管理規格を補正する。その補正に要する情報処理がデータ処理部36により実施され、その補正値を用いて製造工程管理データベース35内の工程管理規格が更新される。【選択図】 図1
請求項（抜粋）：
基板電流信号を利用したインライン電子線評価装置から得られる重ね合わせずれ量を用いて、光信号を利用した重ね合わせ検査装置による工程管理規格範囲を管理する方法であって、
(a)下層パターンを形成した後にフォトレジストからなる上層パターンを転写する露光処理を実施する第一のステップと、
(b)光信号を利用した重ね合わせ検査装置を用いて前記下層パターンと前記上層パターンとの第一の重ね合わせずれ量を測定する第二のステップと、
(c)基板電流信号を利用したインライン電子線評価装置を用いて前記下層パターンと前記上層パターンとの第二の重ね合わせずれ量を測定する第三のステップと、
(d)前記第一の重ね合わせずれ量と前記第二の重ね合わせずれ量との対応関係を特定する第四のステップと、
(e)前記対応関係に基づき、前記第二の重ね合わせずれ量を基準として前記第一の重ね合わせずれ量に関する工程管理規格を決定する第五のステップと、
(f)前記工程管理規格を製造工程で参照されるべきデータベースに登録する第六のステップと、
を含むことを特徴とする半導体製造工程管理方法。
IPC (3件)：
H01L21/027
, H01L21/02
, H01L21/66
H01L21/30 525W
, H01L21/02 Z
, H01L21/66 Z
, H01L21/30 502V
4M106AA01
, 4M106BA02
, 4M106BA04
, 4M106CA50
, 4M106DJ18
, 4M106DJ20
, 5F046AA28
, 5F046EA04
, 5F046EA09
, 5F046EA12
, 5F046EB05
, 5F046EB07
, 5F046FA05
, 5F046FA08
, 5F046FA10
, 5F046FC03
, 5F046FC04
, 5F046FC06
, 5F046FC07
