特許
J-GLOBAL ID：200903090097584766

合わせずれ検査方法、半導体装置の製造方法及び合わせずれ検査プログラムを記録した記録媒体

発明者：
池田 隆洋

池田 隆洋 について

, 
小池 徹

小池 徹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-209830
公開番号（公開出願番号）：特開2000-243695
出願日： 1999年07月23日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】下地マーク表面が平坦化されている場合でも簡便に合わせずれの検査を行う。【解決手段】Si基板1上に第1のマーク4及び5を形成し、第1のマーク4及び5を含めたSi基板1上にSiO2層3を形成し、第1のマーク4及び5に対して位置合わせ露光を行い、第2のマーク23及び24をSiO2層3上に形成し、第1のマーク4及び5の一部を含む領域に対して電子線を照射して該第1のマーク4及び5とその周辺部に対して異なる帯電量を生ぜしめ、第1のマーク4及び5の少なくとも一部と第2のマーク23及び24の少なくとも一部を含む領域に対して電子線を走査して2次電子の信号を位置の関数として取得し、2次電子の信号から第1及び第2のマーク23及び24の中心位置をそれぞれ求め、これら両中心位置の差を算出する。
請求項（抜粋）：
基板上にパターンの基準となる第1のマークを形成する工程と、前記第1のマークを含めた前記基板上に、表面が平坦な平坦層を形成する工程と、前記第1のマークに対してリソグラフィ技術を用いて位置合わせ露光を行い、該第1のマークとの相対位置の計測に用いる第2のマークを前記平坦層上に形成する工程と、少なくとも前記第1のマークの一部を含む領域に対して第1の電子線を照射して該第1のマークとその周辺部に対して異なる帯電量を生ぜしめる工程と、前記第1のマークの少なくとも一部と前記第2のマークの少なくとも一部を含む領域に対して第2の電子線を走査して2次電子の信号を位置の関数として取得する工程と、前記2次電子の信号から前記第1及び第2のマークの代表位置をそれぞれ求め、これら両代表位置の差を算出する工程とを含むことを特徴とする合わせずれ検査方法。
IPC (4件)：
H01L 21/027 ,  G01B 15/00 ,  G03F 7/20 521 ,  G03F 9/00
FI (4件)：
H01L 21/30 525 Z ,  G01B 15/00 B ,  G03F 7/20 521 ,  G03F 9/00 H
Fターム (24件)：
2F067AA15 ,  2F067BB01 ,  2F067BB04 ,  2F067BB21 ,  2F067CC15 ,  2F067FF11 ,  2F067HH06 ,  2F067JJ05 ,  2F067KK04 ,  2F067RR21 ,  2F067RR24 ,  2F067RR40 ,  5F046EA03 ,  5F046EA09 ,  5F046EA11 ,  5F046EA15 ,  5F046EA19 ,  5F046EA24 ,  5F046EB01 ,  5F046EC05 ,  5F046FA08 ,  5F046FC03 ,  5F046FC04 ,  5F046FC10
引用特許：
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM