特許
J-GLOBAL ID:200903070127241310

ディスプレイ基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 池田 治幸 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-337839
公開番号(公開出願番号):特開2001-155626
出願日: 1999年11月29日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】印刷ペーストの滲みや製版の欠陥に起因する不具合を抑制し得るディスプレイ基板の製造方法を提供する。【解決手段】印刷工程SB3では、印刷禁止領域がマスキングで覆われた状態で膜形成面に厚膜銀ペーストを塗布することから、列方向配線を形成するための製版に欠陥が存在し或いはその厚膜銀ペーストが膜形成面上で滲んだ場合等にも、印刷禁止領域内では無用の厚膜銀ペースト(不用パターン)が膜形成面に直接塗布されることはなくマスキング上に塗布され、焼成工程SB4において、そのマスキングと共に膜形成面上から除去される。そのため、印刷禁止領域に不用パターンの厚膜銀が付着し、延いてはそこに固着することが抑制される。一方、印刷禁止領域外では印刷パターン外に滲み等に起因するはみ出し部が生じても、ディスプレイ基板の機能上何ら不都合は生じない。
請求項(抜粋):
基板の膜形成面上に厚膜パターンを含む複数種類の膜を形成してディスプレイ基板を製造する方法であって、前記膜形成面のうちの前記厚膜パターンを形成するための印刷ペーストが付着してはならない予め定められた印刷禁止領域を所定のマスキング材料で覆うマスキング工程と、前記マスキングが施された膜形成面に、前記印刷ペーストを所定パターンで厚膜スクリーン印刷する印刷工程と、その印刷工程の後に、前記マスキング材料を除去する除去工程とを、含むことを特徴とするディスプレイ基板の製造方法。
IPC (7件):
H01J 9/02 ,  B41F 15/08 303 ,  B41M 1/12 ,  G09F 9/30 310 ,  G09F 9/30 337 ,  H01J 9/227 ,  H05K 3/12 610
FI (9件):
H01J 9/02 R ,  H01J 9/02 F ,  B41F 15/08 303 E ,  B41M 1/12 ,  G09F 9/30 310 ,  G09F 9/30 337 ,  H01J 9/227 C ,  H01J 9/227 E ,  H05K 3/12 610 P
Fターム (55件):
2C035AA06 ,  2C035FD51 ,  2C035FD52 ,  2H113AA04 ,  2H113AA05 ,  2H113BA10 ,  2H113BB09 ,  2H113BB22 ,  2H113BB32 ,  2H113CA15 ,  2H113CA32 ,  2H113DA04 ,  2H113DA43 ,  2H113DA52 ,  2H113FA10 ,  2H113FA29 ,  2H113FA48 ,  5C027AA02 ,  5C027BB01 ,  5C027BB02 ,  5C028FF06 ,  5C028FF14 ,  5C028HH09 ,  5C028HH12 ,  5C094AA05 ,  5C094AA42 ,  5C094AA43 ,  5C094BA12 ,  5C094BA32 ,  5C094BA34 ,  5C094CA19 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094EA10 ,  5C094EB02 ,  5C094EC02 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB02 ,  5C094FB12 ,  5C094FB15 ,  5C094FB20 ,  5C094GB10 ,  5E343AA02 ,  5E343AA11 ,  5E343BB72 ,  5E343DD03 ,  5E343ER35 ,  5E343FF02 ,  5E343FF11 ,  5E343FF12 ,  5E343GG08
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る