特許
J-GLOBAL ID：200903070345350911
半導体メモリ素子及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-068275
公開番号（公開出願番号）：特開2000-323687
出願日： 2000年03月13日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 製造工程を容易にし、生産性を向上することができるフラッシュEEPROMとなる半導体メモリ素子の構造及びその製造方法を提供する。【解決手段】 半導体基板500内に第1高濃度不純物領域501a及び第2高濃度不純物領域501bが形成され、該第2高濃度不純物領域501bの側方に低濃度不純物領域501cが形成され、該低濃度不純物領域501cの近傍にハロイオン注入層501dが形成されたメモリセル部と、半導体基板500内に低濃度不純物領域513a、513bが形成され、それら低濃度不純物領域513a、513bの外側に高濃度不純物領域515a、515bが形成され、前記各低濃度不純物領域513a、513bの近傍にハロイオン注入層516が形成された周辺回路素子部と、から構成されたものである。これにより、製造工程を容易にし、生産性を向上することができる。
請求項（抜粋）：
メモリセル部及び周辺回路素子部からなる半導体素子であって、前記メモリセル部は、半導体基板の上面の前記メモリセル部となる位置に形成されたトンネル酸化膜と、該トンネル酸化膜の上面に形成されたフローティングゲート電極と、該フローティングゲート電極の上面に形成された層間絶縁膜と、該層間絶縁膜の上面に形成された制御ゲート電極と、前記半導体基板の内部にて前記制御ゲート電極の一方側に形成され不純物濃度が相対的に高い第1高濃度不純物領域と、前記半導体基板の内部にて前記制御ゲート電極の他方側に形成され不純物濃度が前記第1高濃度不純物領域とほぼ等しい第2高濃度不純物領域と、該第2高濃度不純物領域と前記制御ゲート電極の他方側の端との間で前記半導体基板の内部に形成され不純物濃度が前記第1及び第2高濃度不純物領域と比べ相対的に低い低濃度不純物領域と、該低濃度不純物領域の近傍で前記半導体基板の内部に形成されたハロイオン注入層と、を備えて構成されるものであり、前記周辺回路素子部は、半導体基板の上面の前記周辺回路素子部となる位置に形成されたゲート酸化膜と、該ゲート酸化膜の上面に形成されたゲート電極と、前記半導体基板の内部にて前記ゲート電極の両側にそれぞれ形成され不純物濃度が相対的に低い低濃度不純物領域と、前記半導体基板の内部にて前記低濃度不純物領域の外側に形成され不純物濃度が前記低濃度不純物領域と比べ相対的に高い高濃度不純物領域と、前記低濃度不純物領域の近傍に形成されたハロイオン注入層と、を備えて構成されるものである、ことを特徴とする半導体メモリ素子。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
5F001AA01
, 5F001AB02
, 5F001AC02
, 5F001AD16
, 5F001AD18
, 5F001AE02
, 5F001AE07
, 5F083EP02
, 5F083EP15
, 5F083EP22
, 5F083EP64
, 5F083ER03
, 5F083ER05
, 5F083ER14
, 5F083ER16
, 5F083ER22
, 5F083ER30
, 5F083GA01
, 5F083GA21
, 5F083GA28
, 5F083ZA06
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
