特許
J-GLOBAL ID：200903070610504179

半導体装置の製造方法

発明者：
牛山 文明

牛山 文明 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-255909
公開番号（公開出願番号）：特開2001-168100
出願日： 1999年12月10日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 グローバル段差を小さくすることができる構造をした半導体装置の製造方法を提供すること。【解決手段】 半導体装置1の領域13bには、大パターンである1層金属配線層20bおよび2層金属配線層40bが配置されている。半導体装置1は、領域13a、13cに、1層ダミーパターン20c、20dおよび2層ダミーパターン40c、40dが設けられているので、領域13a、13cを、領域13bの状態と同等にすることができる。このため、半導体装置1によれば、グローバル段差90、92を小さくすることができる。
請求項（抜粋）：
第1の領域と第2の領域との境界領域にグローバル段差が生じている半導体装置であって、層間絶縁層、第1の配線層、第2の配線層、第1のダミーパターンおよび第2のダミーパターンを備え、前記第1の配線層は、前記第1の領域に位置し、前記第1の配線層は、小パターンであり、前記第2の配線層は、前記第2の領域に位置し、前記第2の配線層は、大パターンであり、前記層間絶縁層は、前記第1および前記第2の領域を覆うように形成され、前記層間絶縁層は、平坦性シリコン酸化膜を含み、前記第1の配線層上に位置する前記層間絶縁層の厚みが、前記第2の配線層上に位置する前記層間絶縁層の厚みより小さいことにより、前記境界領域には、前記グローバル段差が生じており、前記第1のダミーパターンは、前記第1の領域に形成されており、前記第2のダミーパターンは、前記境界領域に形成されている、半導体装置。
IPC (3件)：
H01L 21/3205 ,  H01L 21/316 ,  H01L 21/82
FI (4件)：
H01L 21/316 X ,  H01L 21/88 S ,  H01L 21/82 C ,  H01L 21/88 K
Fターム (59件)：
5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ09 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033NN32 ,  5F033PP15 ,  5F033PP18 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ74 ,  5F033QQ85 ,  5F033RR04 ,  5F033RR14 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS12 ,  5F033SS13 ,  5F033SS15 ,  5F033TT02 ,  5F033VV02 ,  5F033VV07 ,  5F033XX01 ,  5F033XX02 ,  5F033XX13 ,  5F058BA09 ,  5F058BD02 ,  5F058BD04 ,  5F058BD07 ,  5F058BF04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF24 ,  5F058BF25 ,  5F058BF29 ,  5F058BH04 ,  5F058BH12 ,  5F058BJ02 ,  5F058BJ05 ,  5F064EE14 ,  5F064EE23 ,  5F064EE32 ,  5F064EE33 ,  5F064EE60 ,  5F064GG03 ,  5F064HH06
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM