特許
J-GLOBAL ID：200903070721304276

半導体装置

発明者：
小野沢 勇一

小野沢 勇一 について

, 
山崎 智幸

山崎 智幸 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-029256
公開番号（公開出願番号）：特開2009-188335
出願日： 2008年02月08日
公開日（公表日）： 2009年08月20日
要約：
【課題】主たる半導体素子と温度検出用素子を備えた半導体装置において、主たる半導体素子の状態によらずに、温度検出用素子の温度特性を一定にすること。高いラッチアップ耐量を有すること。高い温度検出精度を有すること。【解決手段】温度検出用ダイオード22は、N-ドリフト層23の第1主面に設けられた第1Pウェル24b内のNウェル25内に設けられており、N-ドリフト層23に設けられた主たる半導体素子に対して、接合分離されている。第1Pウェル24bは、寄生サイリスタによるラッチアップ破壊を防ぎ得る程度に十分に高濃度で、かつ十分に深くなっている。横方向のnpnトランジスタが動作するのを抑えるため、Nウェル25の側方は、第1Pウェル24bよりも高濃度のP+高濃度領域28により囲まれている。【選択図】図1
請求項（抜粋）：
主たる半導体素子と、前記主たる半導体素子の温度を検出するための温度検出用素子を備えた半導体装置において、 前記温度検出用素子は、前記主たる半導体素子を構成する第1導電型の第1半導体層に対してPN接合により分離された領域に設けられており、 前記第1半導体層内に設けられた第2導電型の第2半導体領域と、 前記第2半導体領域内に設けられた第1導電型の第3半導体領域と、 前記第3半導体領域内に設けられた第2導電型の第4半導体領域と、 を備え、前記温度検出用素子は、前記第3半導体領域をカソードおよびアノードのうちの一方とし、前記第4半導体領域をカソードおよびアノードのうちの他方とするダイオードであることを特徴とする半導体装置。
IPC (4件)：
H01L 27/04 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 29/861
FI (5件)：
H01L29/78 657A ,  H01L29/78 655A ,  H01L29/78 652J ,  H01L29/78 652A ,  H01L29/91 C
引用特許：
出願人引用 (5件)
  • 特開平1-157573号公報
  • 半導体装置
    公報種別：公開公報   出願番号：特願2005-145551   出願人：株式会社ルネサステクノロジ
  • 特許第3538505号公報
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM