特許
J-GLOBAL ID：200903070792626720

半導体装置の製造方法及び半導体装置

発明者：
村岡 浩一

村岡 浩一 について

, 
栗原 一彰

栗原 一彰 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 松山 允之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-094149
公開番号（公開出願番号）：特開2003-297829
出願日： 2002年03月29日
公開日（公表日）： 2003年10月17日
要約：
【要約】【課題】 ゲート電極及びSi基板界面のラフネスが小さく、誘電率の高い金属絶縁膜を備えた低リーク且つ高信頼のMIS型半導体装置を提供することを目的とする。【解決手段】 シリコン酸化膜よりも熱的に安定な金属酸化物を含むゲート絶縁膜を有するMIS型半導体装置を製造するに際し、Si基板、ゲート絶縁膜、ポリSi電極及び電極側壁絶縁膜中にHeまたはNeを添加することで、シリサイド化の抑制と界面酸化膜厚増加の抑制を両立することができる。
請求項（抜粋）：
シリコン基板上に、シリコン酸化膜よりも熱的に安定な金属酸化膜を含む絶縁膜を形成してなる半導体装置を製造する際に、前記絶縁膜形成前に前記シリコン基板中に窒素原子よりも原子半径の小さいHeまたはNeを導入する工程を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/316 ,  H01L 29/78
FI (3件)：
H01L 21/316 Y ,  H01L 29/78 301 G ,  H01L 29/78 301 N
Fターム (46件)：
5F058BA20 ,  5F058BC03 ,  5F058BC20 ,  5F058BE10 ,  5F058BF14 ,  5F058BJ01 ,  5F140AA00 ,  5F140AA19 ,  5F140AA24 ,  5F140AB03 ,  5F140BA01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BD17 ,  5F140BE01 ,  5F140BE05 ,  5F140BE09 ,  5F140BE10 ,  5F140BE15 ,  5F140BF01 ,  5F140BF04 ,  5F140BF38 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG31 ,  5F140BG38 ,  5F140BG42 ,  5F140BG43 ,  5F140BG44 ,  5F140BG50 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ23 ,  5F140BK13 ,  5F140BK21 ,  5F140BK25 ,  5F140BK29 ,  5F140CB04 ,  5F140CC03 ,  5F140CC04 ,  5F140CC12 ,  5F140CF07
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM