特許
J-GLOBAL ID：200903071858733472
半導体装置及びその実装構造、並びにその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
逢坂 宏
公報種別：公開公報
出願番号（国際出願番号）：特願2003-168625
公開番号（公開出願番号）：特開2005-005548
出願日： 2003年06月13日
公開日（公表日）： 2005年01月06日
要約：
【課題】半導体チップと受動素子とが3次元的に高密度搭載され、小型、薄型、軽量、低コストで、多機能化も可能な、パッケージ化された半導体装置とその実装構造、並びにその製造方法を提供すること。【解決手段】シリコン基板1の上に絶縁層11、21を積層して形成し、キャパシタ10やインダクタ20等の受動素子を被覆すると共に、ICチップ30を絶縁層21中にフェイスアップ式に固定する。各絶縁層は類似した構造をもち、下部に受動素子や半導体チップが配置され、これらの素子の電極等を上部表面に引き出すためのプラグ(16や26など)が絶縁層を上下方向に貫いて形成され、この絶縁層の上部表面には、プラグに接合し、各素子間を電気的に接続、或いは電極位置を再配置する配線としての導電層(25など)が設けられている。最上部に、半導体装置を被覆して保護し、外部接続電極45などを設けるための絶縁層44を形成する。【選択図】 図1
請求項（抜粋）：
基体上に形成された絶縁層によって、少なくともフェイスアップ式の能動素子と受動素子とが被覆され、前記能動素子及び/又は前記受動素子が、前記絶縁層を介してこの絶縁層上の配線に接続されている、半導体装置。
IPC (6件)：
H01L25/04
, H01L21/822
, H01L25/065
, H01L25/07
, H01L25/18
, H01L27/04
H01L25/04 Z
, H01L25/08 Z
, H01L27/04 C
, H01L27/04 L
5F038AC05
, 5F038AC07
, 5F038AC15
, 5F038AZ04
, 5F038BE07
, 5F038CA16
, 5F038EZ04
, 5F038EZ20
