特許
J-GLOBAL ID:200903073480104563

半導体内蔵基板及びその製造方法

発明者:
出願人/特許権者:
代理人 (4件): 稲葉 良幸 ,  大賀 眞司 ,  大貫 敏史 ,  深澤 拓司
公報種別:公開公報
出願番号(国際出願番号):特願2006-268446
公開番号(公開出願番号):特開2008-091471
出願日: 2006年09月29日
公開日(公表日): 2008年04月17日
要約:
【課題】製造時においても使用時においても熱応力を緩和することにより、十分な放熱特性及び信頼性を有する半導体内蔵基板を提供する。【解決手段】本発明による半導体内蔵基板100は、樹脂層1,2,3が積層された3層構造を有する多層基板であり、樹脂層2の内部に、バンプ32が内部配線13及び接続プラグ12を介して端子電極11に接続された半導体装置30が埋め込まれている。この半導体装置30の裏面30bに直上には、開口Hが形成された開口部Pを有する放熱部20が対向配置されており、半導体装置30で生じた熱がその放熱部20へ伝導しそこから放熱される。【選択図】図1
請求項(抜粋):
絶縁層の内部に半導体装置が配置された半導体内蔵基板であって、 前記半導体装置の少なくとも一側に該半導体装置と対向して設けられており、該半導体装置と対向する部位に少なくとも1つの開口が形成された開口部を有し、且つ、前記絶縁層の熱伝達率又は熱伝導率よりも大きな熱伝達率又は熱伝導率を有する第1の放熱部を備える、 半導体内蔵基板。
IPC (3件):
H05K 1/02 ,  H01L 23/12 ,  H05K 1/18
FI (3件):
H05K1/02 F ,  H01L23/12 J ,  H05K1/18 R
Fターム (8件):
5E336AA04 ,  5E336BB03 ,  5E336CC55 ,  5E336GG03 ,  5E338AA03 ,  5E338AA16 ,  5E338CC08 ,  5E338EE02
引用特許:
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る