特許
J-GLOBAL ID：200903073631076427
不揮発性半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2001-123180
公開番号（公開出願番号）：特開2002-319287
出願日： 2001年04月20日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】 チップサイズを大きくすることなく、2つのメモリセルからデータを同時に読み出す。【解決手段】 直列に接続されたメモリセルの入出力ノードが、ビット線に接続されている。連続する4つのメモリセルの外側に位置する2つのビット線により、複数のビット線対が構成されている。ビット線対は、各ビット線に接続されたスイッチを介してそれぞれ4つのデータ線に接続されている。スイッチ制御回路が、隣接する5つのスイッチをオンし、切換回路が、スイッチのオンにより入出力ノードに接続されるデータ線を、第1電圧の供給ノード、第2電圧の供給ノード、第1および第2センスアンプにそれぞれ接続することで、2つのメモリセルからデータが同時に読み出される。このため、チップサイズを増大させることなく、簡易なスイッチ制御回路で2つのメモリセルからデータを同時に読み出すことができる。
請求項（抜粋）：
入出力ノードを介して直列に接続された複数の不揮発性メモリセルと、前記メモリセルの制御ゲートに接続されたワード線と、前記入出力ノードにそれぞれ接続された複数のビット線と、前記ビット線にそれぞれ接続された複数のスイッチと、連続する4つの前記メモリセルの外側に位置する2つの前記ビット線で構成された複数のビット線対と、前記ビット線対に前記スイッチを介してそれぞれ接続される4つのデータ線と、2つの前記メモリセルから同時に読み出されるデータをそれぞれ増幅する第1センスアンプおよび第2センスアンプと、読み出し動作時に、前記2つのメモリセルの前記入出力ノードを含む隣接する5つの前記入出力ノードに対応する5つの前記スイッチをオンするスイッチ制御回路と、前記スイッチのオンにより前記入出力ノードに接続される前記データ線を、第1電圧の供給ノード、第2電圧の供給ノード、前記第1センスアンプ、および前記第2センスアンプにそれぞれ接続する切換回路とを備えていることを特徴とする不揮発性半導体メモリ。
IPC (2件)：
FI (2件)：
G11C 17/00 613
, G11C 17/00 636 B
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD00
, 5B025AD01
, 5B025AD05
, 5B025AD06
, 5B025AD09
, 5B025AE00
, 5B025AE05
