特許
J-GLOBAL ID：200903074132805503

半導体装置およびその製造方法

発明者：
生田目 俊秀

生田目 俊秀 について

, 
門島 勝

門島 勝 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-314896
公開番号（公開出願番号）：特開2006-128416
出願日： 2004年10月29日
公開日（公表日）： 2006年05月18日
要約：
【課題】 高誘電体材料からなるゲート絶縁膜上に金属材料からなるゲート電極を形成するnチャネル型MISトランジスタおよびpチャネル型MISトランジスタによってCMOS回路を構成する半導体装置の製造工程を簡略化する。【解決手段】 酸化ハフニウム膜からなるゲート絶縁膜上に堆積したプラチナ膜をパターニングすることによって、nチャネル型MISトランジスタおよびpチャネル型MISトランジスタのゲート電極を同時に形成した後、プラチナ膜の還元触媒効果を利用してnチャネル型MISトランジスタ側のゲート絶縁膜のみを選択的に還元することにより、nチャネル型MISトランジスタのゲート電極の仕事関数を変動させる。【選択図】 図9
請求項（抜粋）：
単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MISトランジスタが形成され、前記主面の第2領域にpチャネル型MISトランジスタが形成された半導体装置であって、 前記nチャネル型MISトランジスタおよび前記pチャネル型MISトランジスタのそれぞれは、金属酸化物を主成分として含むゲート絶縁膜上に、還元触媒効果を有する貴金属を主成分として含むゲート電極を備え、 前記pチャネル型MISトランジスタの前記ゲート電極の上部には、前記ゲート電極への水素の侵入を防ぐ拡散バリア膜が形成されていることを特徴とする半導体装置。
IPC (6件)：
H01L 27/092 ,  H01L 21/823 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 29/423 ,  H01L 29/49
FI (5件)：
H01L27/08 321D ,  H01L21/28 301R ,  H01L29/78 301G ,  H01L29/58 G ,  H01L29/78 301N
Fターム (70件)：
4M104BB04 ,  4M104BB06 ,  4M104BB07 ,  4M104CC05 ,  4M104DD37 ,  4M104DD65 ,  4M104DD79 ,  4M104EE03 ,  4M104EE05 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB09 ,  5F048BB11 ,  5F048BB14 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF02 ,  5F048BF07 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F140AA40 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF05 ,  5F140BG04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG19 ,  5F140BG30 ,  5F140BG36 ,  5F140BG38 ,  5F140BG40 ,  5F140BG44 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ10 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK29 ,  5F140CB04 ,  5F140CB08 ,  5F140CC01 ,  5F140CC02 ,  5F140CC03 ,  5F140CC11 ,  5F140CC12 ,  5F140CE07
引用特許：
出願人引用 (3件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM