特許
J-GLOBAL ID:200903074367455623

ドライバIC

発明者:
出願人/特許権者:
代理人 (1件): 前田 実
公報種別:公開公報
出願番号(国際出願番号):特願平10-274621
公開番号(公開出願番号):特開2000-103111
出願日: 1998年09月29日
公開日(公表日): 2000年04月11日
要約:
【要約】【課題】 駆動電流のドット間ばらつきを小さくする。【解決手段】 駆動トランジスタTr1〜Tr192をチップの長辺方向に配列してなる駆動トランジスタ群205と、駆動トランジスタ群205に沿ってチップの両短辺側端部まで延び、駆動トランジスタTr1〜Tr192にそれぞれ電源を供給する電源電極230と、外部から前記電源を供給するために電源電極230上に設けられた2個の電源電極パッド231と、駆動トランジスタTr1〜Tr192を被駆動ICの被駆動素子にそれぞれ接続するための駆動電極パッドDO1〜DO192を配列した駆動電極パッド群220と、外部から信号を入力するための複数の入力電極パッドを配列した入力電極パッド群210とを備え、チップの全長を1/4:1/4:1/2に区分する位置に電源電極パッド231を配置した。
請求項(抜粋):
複数の駆動素子をチップ化したドライバICにおいて、前記複数の駆動素子をチップの長辺方向に配列してなる駆動素子群と、前記駆動素子群に沿ってチップの両短辺側端部まで延び、前記複数の駆動素子にそれぞれ電源を供給する電源電極と、外部から前記電源を供給するために前記電源電極上に設けられたN(Nは2以上の整数)個の電源電極パッドとを備え、チップの長辺の長さを1とするとき、第n(nは1からNまでの任意の整数)の電源電極パッドを、チップの一方の短辺からおよそ(2n-1)/(2N)の位置に配置したことを特徴とするドライバIC。
IPC (8件):
B41J 2/44 ,  B41J 2/45 ,  B41J 2/455 ,  G03G 21/00 398 ,  H01L 33/00 ,  G09G 3/20 621 ,  G09G 3/20 642 ,  G09G 3/32
FI (6件):
B41J 3/21 L ,  G03G 21/00 398 ,  H01L 33/00 J ,  G09G 3/20 621 M ,  G09G 3/20 642 A ,  G09G 3/32 A
Fターム (31件):
2C162AF34 ,  2C162AH40 ,  2C162AH63 ,  2C162AH74 ,  2C162FA17 ,  2C162FA23 ,  2H027HA02 ,  2H027HA12 ,  5C080AA07 ,  5C080BB10 ,  5C080DD05 ,  5C080EE25 ,  5C080FF09 ,  5C080GG02 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06 ,  5C080KK52 ,  5F041BB06 ,  5F041BB26 ,  5F041BB33 ,  5F041CB22 ,  5F041CB32 ,  5F041DB07 ,  5F041DC10 ,  5F041DC23 ,  5F041DC26 ,  5F041FF13
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る