特許
J-GLOBAL ID：200903074580657019

電界効果トランジスタ

発明者：
水谷 孝

水谷 孝 について

, 
前澤 宏一

前澤 宏一 について


出願人/特許権者：
国立大学法人名古屋大学

国立大学法人名古屋大学 について


代理人 (1件)： 藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-298241
公開番号（公開出願番号）：特開2007-109830
出願日： 2005年10月12日
公開日（公表日）： 2007年04月26日
要約：
【課題】電界効果トランジスタのしきい値電圧の制御とチャネル抵抗の低減【解決手段】ゲート電極、アンドープIn0.2Ga0.8N/アンドープAl0.2Ga0.8N/アンドープGaNのヘテロ接合から成る電界効果トランジスタである。In0.2Ga0.8Nは、ピエゾ電界効果が大きいので、ヘテロ成長したこの層には、大きな応力歪みがかかり大きなピエゾ電界を発生する。これにより、Al0.2Ga0.8NとGaNの伝導帯を上昇させ、チャネルのレベルを上昇させることができる。これにより、ノーマリオフ型とでき、ゲート電極の下にのみ電界発生層を形成することで、チャネルの抵抗を大きく低減できる。【選択図】図1
請求項（抜粋）：
ゲート電極と、ソース電極と、ドレイン電極と、チャネルの形成される第1の半導体層とを有する電界効果トランジスタにおいて、 前記ゲート電極と、前記第1の半導体層との間に、前記チャネルのキャリアの最低エネルギーを上昇させる電界発生層を設けたことを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (15件)：
5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD02 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102HC01
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM