特許
J-GLOBAL ID:200903074641873640

基板の処理方法

発明者:
出願人/特許権者:
代理人 (1件): 萩原 康司 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-184441
公開番号(公開出願番号):特開2001-015480
出願日: 1999年06月29日
公開日(公表日): 2001年01月19日
要約:
【要約】【課題】 金属配線,特に銅配線を製造する際に,ダメージを与えない基板処理方法を提供する。【解決手段】 銅膜101,SiN膜102,low-k膜103が順次成膜されたウェハW上にフォトレジスト膜104を形成し(図5(a)),フォトレジスト膜104をエッチングマスクとしてドライエッチングを行い,コンタクトホール105を形成し(図5(b)),フォトレジスト膜104と側壁保護膜(ポリマー膜)106とを内処理室30内でレジスト・ポリマー除去液により除去(ウェット処理)する(図5(c))ことを特徴とする,ウェハ処理方法。
請求項(抜粋):
半導体製造の多層配線工程における基板の表面に成膜された多層膜のうちのマスク膜とコンタクトホールの壁に形成された側壁保護膜とを薬液を用いて除去することを特徴とする,基板処理方法。
IPC (2件):
H01L 21/306 ,  G03F 7/42
FI (2件):
H01L 21/306 D ,  G03F 7/42
Fターム (15件):
2H096AA26 ,  2H096AA27 ,  2H096HA23 ,  2H096HA30 ,  2H096LA02 ,  5F043AA37 ,  5F043AA38 ,  5F043CC16 ,  5F043DD15 ,  5F043EE08 ,  5F043EE32 ,  5F043EE33 ,  5F043EE35 ,  5F043FF10 ,  5F043GG10
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る